SU890251A1 - Коррел ционный измеритель скорости - Google Patents
Коррел ционный измеритель скорости Download PDFInfo
- Publication number
- SU890251A1 SU890251A1 SU792844165A SU2844165A SU890251A1 SU 890251 A1 SU890251 A1 SU 890251A1 SU 792844165 A SU792844165 A SU 792844165A SU 2844165 A SU2844165 A SU 2844165A SU 890251 A1 SU890251 A1 SU 890251A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- input
- integrator
- register
- Prior art date
Links
Description
Изобретение относится к приборо- .· строению и может быть использовано для измерения линейной скорости объектов и проходимого ими пути.
Известен измеритель скорости, ис- $ пользующий корреляционный метод измерения [13 .
Однако в этом измерителе применены аналоговые узлы, что делает устройство относительно сложным и ограничивает его точность.
Наиболее близким 'к предлагаемому является корреляционный измеритель скорости, содержащий два усилителяограничителя входных сигналов, выход первого из которых соединен с информационным входом регистра сдвига, два трехвходовых блока логического умножения, входы первого из которых соединены с прямыми выходами второго jq усилителя-ограничителя, регистра сдвига и одной из предоконечных; ячеек регистра, первый вход второго блока логического умножения соединен с инверсным выходом второго усилителя-ограничителя, выходы этих блоков соединены с входами двух, логических элементов ИЛИ, выходы которых подключены к входам интегратора, соединенного с управляющим входом генерал тора тактовых импульсов, выход которого подключен к синхронизирующим входам ячеек регистра £<2-1Однако в состав известного устройства входят два регистра сдвига, что,при большом числе ячеек в регистре, приводит к усложнению измерителя.
Целью изобретения является упрощение устройства при сохранении неизменными его других показателей.
Поставленная цель достигается тем, что второй и третий входы второго блока логического умножения подключены соответственно к инверсному выходу регистра сдвига и к инверсному выходу одной из предконечных ячеек регистра, прямой выход которой соеди890251 нен с первым блоком логического умножения . ч • На чертеже представлена структурная схема измерителя скорости.
Корреляционный измеритель скорости содержит усилители-ограничители 1 и 2, сдвигающий регистр 3, блоки логического умножения 4 и 5, логические элементы ИЛИ 6 и 7, интегратор 8, управляемый (по частоте) генератор тактовых импульсов 9» счетчик импульсов 10. Каждый блок логического умножения состоит из двух логических элементов И 11,12 и 13,14.
Устройство работает следующим образом.
На вход измерителя скорости поступают случайные сигналы x(t) и . x(t +^) с относительным временным сдвигом ΊΓ, равным транспортному запаздыванию. Усилители-ограничители преобразуют эти сигналы в сигнумсигналы, соответствующие на прямых выходах положительной полярности входных сигналов, и отрицательной полярности входных сихналов - на инверсных. С выхода усилителя-ограничителя. 1 сигнум-сигналы поступают на вход регистра сдвига 3, где эти сигналы задерживаются на время 'v'-j определяемое числом триггерных ячеек и частотой следования трактовых импульсов.
На входы элемента И 11 подаются импульсы с прямых выходов сдвигающего регистра 3 и усилителя-ограничителя 2, а на входы элемента И 13 импульсы с инверсных выходов тех же элементов схемы. При совпадении соответствующих импульсов во времени на выходе элементов И 11 и 13 появляются импульсные напряжения. Эти напряжения поступают на входы элемента ИЛИ бис его выхода - на вход интегратора.
На первом выходе интегратора действует напряжение, соответствующее знаковой корреляционной функции входных сигналов.
Точно так же с помощью элементов И 12 и 14, ИЛИ 7 и интегратора 8 формируется значение корреляционной функции на втором выходе интегратора с той лишь разницей, что задержанные сигналы, участвующие в ее формировании, снимаются не с выхода сдви- 55 гового регистра, а с его части.
Интегратор 8 выполнен по дифференциальной схеме, т.е. он производит не только усреднение сигналов, поступающих с выходов элементов 6 и 7, но и их вычитание. Поэтому напряжение между выходами интегратора 8 имеет 5 вид дискриминаторной кривой. В установившемся режиме при V напРя_ жение между первым и’ вторым входами интегратора равно нулю.
Если измеряемая величина скорости изменяется, то изменяется и . Равенство = $ нарушается, на выходе интегратора 8 появляется напряжение, которое, воздействуя на генератор 9, вызывает такое изменение частоты так15 товых импульсов (а, следовательно, и Т^),. которое восстанавливает нару- шившееся равенство. При этом частота тактовых импульсов пропорциональна величине измеряемой скорости, а сум20 марное количество импульсов, накопленных счетчиком 10, пропорционально пути, пройденному объектом, скорость которого измеряется.
Изменение коммутации, по отношению к схеме известного устройства, позволяет упростить устройство и использовать в нем один регистр сдвига вместо двух, а также повысить тем самым его надежность и уменьшить 30 стоимость.
Claims (2)
- Изобретение относитс к приборо- строению и может быть использовано дл измерени линейной скорости объектов и проходимого ими пути. Известен измеритель скорости, использующий коррел ционный метод измерени пз. Однако в этом измерителе применены аналоговые узлы, что делает устро ство относительно сложным и ограничивает его точность. Наиболее близким к предлагаемому вл етс коррел ционный измеритель скорости, содержащий два усилител ограничител входных сигналов, выход первого из которых соединен с информационным входом регистра сдвига, два трехвходовых блока логического умножени , входы первого из которых соединены с пр мыми выходами втррого усилител -ограничител , регистра сдвига и одной из предоконечных чеек регистра, первый вход второго блока логического умножени соединен С инверсным выходом второго усилител -ограничител , выходы этих блоков соединены с входами двух- логических элементов ИЛИ, выходы которых подключены к входам интегратора, соединенного с управл ющим входом генераг тора тактовых импульсов, выход которого подключен к синхронизирующим входам чеек регистраСД-ЗОднако в состав известного устройства вход т два регистра сдвига, что,при большом числе чеек в регистре , приводит к усложнению измерител . Целыо изобретени вл етс упрощение устройства при сохранении неизменными его других показателей. Поставленна цель достигаетс тем, что второй и третий входы второго блока логического умножени подключены соответственно к инверсному выходу регистра сдвига и к инверсному выходу одной из предконечных чеек регистра, пр мой выход которой соеди3 нен с первым блоком логического умно жени . На чертеже представлена структурна схема измерител скорости. Коррел ционный измеритель скороети содержит усилители-ограничители 1 и 2, сдвигающий регистр 3, блоки логического умножени k и 5, логически элементы ИЛИ б и 7, интегратор 8, уп равл емый (по частоте) генератор так товых импульсов 9, счетчик импульсов 10. Каждый блок логического умножени состоит из двух логических элементов И 11,12 и UJi. Устройство работает следующим образом. На вход измерител скорости поступают случайные сигналы x(t) и . x(t +t) с относительным временным сдвигом , равным транспортному запаздыванию . Усилители-ограничители преобразуют эти сигналы в сигнумсигналы , соответствующие на пр мых выходах положительной пол рности входных сигналов, и отрицательной пол рности входных сихналов - на ин версных. С выхода усилител -огранич тел . 1 сигнум-сигналы поступают на вход сдвига 3, где эти сигналы задерживаютс на врем ъз определ емое числом триггерных чеек и частотой следовани трактовых импульсов. На входы элемента И 11 подаютс импульсы с пр мых выходов сдвигающего регистра 3 и усилител -огранич тел 2, а на входы элемента И 13 импульсы с инверсных выходов тех же элементов схемы. При совпадении соответствующих импульсов во времени на выходе элементов И 11 и 13 по вл ютс импульсные напр жени . Эти напр жени поступают на входы элемента ИЛИ бис его выхода - на вход интегратора. На первом выходе интегратора действует напр жение, соответствующее знаковой коррел ционной функции входных сигналов. Точно так же с помощью элементов И 12 и 1Л, ИЛИ 7 и интегратора 8 формируетс значение коррел ционной функции на втором выходе интегратора с той лишь разницей, что задержанные сигналы, участвующие в ее фо мировании, снимаютс не с выхода сд гового регистра, а с его части. Интегратор 8 выполнен по диффере циальной схеме, т.е. он производит 1. 4 не только усреднение сигналов, поступающих с выходов элементов 6 и 7, но и их вычитание. Поэтому напр жение между выходами интегратора 8 имеет вид дискриминаторной кривой. В установившемс режиме при У 7 напр жение между первым и° вторым входами интегратора равно нулю. Если измер ема величина скорости измен етс , то измен етс и . Равенство fj нарушаетс , на выходе интегратора 8 по вл етс напр жение, которое, воздейству на генератор 9, вызывает такое изменение частоты тактовых импульсов (а, следовательно, и Т) которое восстанавливает нару- шившеес равенство. При этом частота тактовых импульсов пропорциональна величине измер емой скорости, а суммарное количество импульсов, накопленных счетчиком 10, пропорционально пути, пройденному объектом, скорость которого измер етс . Изменение коммутации, по отношению к схеме известного устройства, позвол ет упростить устройство и использовать в нем один регистр сдвига вместо двух, а также повысить тем самым его надежность и уменьшить стоимость. Формула изобретени Коррел ционный измеритель скорости , содержащий два усилител -ограничител входных сигналов, выход первого из которых соединен с информационным входом регистра сдвига, два трехвходовых блока логического умножени , входы первого из которых соединены с пр мыми выходами второго усилител ограничител , регистра сдвига и одной из предоконечных чеек регистра, первых вход второго блока логического умножени соединен с инверсным выходом второго усилител -органичител , выходы этих блоков соединены с входами двух логических элементов ИЛИ, выходы которых подключены к входам интегратора , соединенного с управл ющим входом генератора тактовых импульсов, выход которого подключен к синхронизирующим входам чеек регистра, о тличающийс тем, что, с целью упрощени устройства, второй и третий входы второго блока логического умножени подключены соответственно к инверсному выходу регистра и к инверсному выходу чейки регистра, пр мой выход которого соединен с первым блоком логического умножени . Источники информации, прин тые во внимание при экспертизе 89025 1 1.Авторское свидетельство СССР № 591771, кл.С 01 Р 3/54, 1976.
- 2.Авторское свидетельство СССР ff , кл.С 01 Р ЗМ, 1972 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792844165A SU890251A1 (ru) | 1979-11-23 | 1979-11-23 | Коррел ционный измеритель скорости |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792844165A SU890251A1 (ru) | 1979-11-23 | 1979-11-23 | Коррел ционный измеритель скорости |
Publications (1)
Publication Number | Publication Date |
---|---|
SU890251A1 true SU890251A1 (ru) | 1981-12-15 |
Family
ID=20861186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792844165A SU890251A1 (ru) | 1979-11-23 | 1979-11-23 | Коррел ционный измеритель скорости |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU890251A1 (ru) |
-
1979
- 1979-11-23 SU SU792844165A patent/SU890251A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3582882A (en) | Randomness monitor | |
SU890251A1 (ru) | Коррел ционный измеритель скорости | |
US3728624A (en) | Phase meter for comparing rectangular waves | |
US3537018A (en) | Phase sensitive detector | |
SU849096A1 (ru) | Фазометр | |
SU779903A1 (ru) | Цифровой фазометр | |
SU450112A1 (ru) | Способ цифрового измерени мгновенной частоты медленно мен ющихс процессов | |
SU920738A1 (ru) | Многоканальный знаковый коррелометр | |
SU661385A1 (ru) | Измеритель интервалов между серединами импульсов | |
SU661393A1 (ru) | Измеритель сдвига фаз | |
SU813275A1 (ru) | Измеритель флюктуаций импульсныхНАпР жЕНий | |
SU473121A1 (ru) | Цифровой фазометр спеднего значени | |
SU957121A1 (ru) | Измеритель средней частоты следовани импульсов | |
SU875399A1 (ru) | Делительное устройство | |
SU928249A1 (ru) | Логический фазометр | |
SU1163271A1 (ru) | Коррел ционный измеритель скорости | |
SU900433A1 (ru) | Преобразователь частоты в напр жение | |
SU809223A1 (ru) | Устройство дл делени аналоговыхСигНАлОВ | |
SU543885A1 (ru) | Цифровой фазометр | |
SU605219A1 (ru) | Устройство дл определени логарифма отношени двух сигналов | |
SU627554A1 (ru) | Умножитель частоты | |
SU714418A1 (ru) | Устройство дл определени логарифма отношени двух напр жений | |
SU807314A1 (ru) | Дискриминатор временного сдвигадВуХ КОгЕРЕНТНыХ СлучАйНыХ СигНАлОВ | |
SU739349A1 (ru) | Устройство дл измерени нестационарных температур | |
SU752237A1 (ru) | Устройство дл измерени времени кратного изменени сигнала |