SU752237A1 - Устройство дл измерени времени кратного изменени сигнала - Google Patents

Description

Изобретение относитс  к области автоматики и предназначено дл  измерени  времени кратного изменени  входного электрического сигнала, например периода  дерного реактора, и может быть использовано в системах управлени  и зацщты  дерных реакторов . Известно устройство дл  измерени  времени кратного изменени  сигнала, содержащее логарифмирующий усилитель дифференцирующий усилитель и индикатор периода 1. Недостаток этого устройства состо в том, что точность измерени  зависит от вида временной функции вход ного сигнала. Дл  данного устройства входной сигнал должен быть экспонентой . Наиболее близким к предлагаемому  вл етс  устройство дл  измерени  времени кратного изменени  сигнала, содержащее счетчик импульсов, счетный вход которого соединен с выходом задающего генератора 2. Недостаток такого устройства сост ит в том, что оно имеет невысокую точность измерени  из-за нестабиль ости , характерной дл  использовани  в схеме аналогового усилител  и запо минающего устройства, а также небольшой диапазон работы устройства по входному сигналу, определ емый динамическим диапазоном аналогового усилител  и запоминающего устройства, и небольшой диапазон измерени  величины времени кратного изменени  входного сигнала из-за конечного времени хранени  информации Ф аналб -овом. запоминающем устройстве. Ц1эль изобретени  - повышение точности и расширение рабочего диапазона устройства. Эта цель достигаетс  тем, что устройство содержит регистр пам ти, генератор разр дного тока, два пороговых элемента, два логических элемента И, триггер, блок сравнени , пересчетный индикатор и интегратор, первый вход которого св зан со входом устройства, второй вход - с выходом генератора разр дного тока, выход - со входами пороговых элементов, выход одного из которых св зан с первым входом генератора разр дного тока и со входами установки нул  счетчика импульсов, регистра«пам ти, пересчетного индикатора и триггера, выход С которогх: соединен с запрещаюьшм входом регистра пам ти, первыми входами

лока сравнени  и логических элементов И, счетный вход - со вторым вхоОм генератора разр дного тока, входом установки нул  счетчика импульсов и выходом первого логического элемента И, второй вход которого подключен к выходу другого порогового элемента, причем второй и третий входы блока сравнени  св заны соответственно с выходом и счетным входом регистра пам ти и выходом счетчика импульсов, вход установки нул  которого подключен к выходу блока сравнени , третьему входу генератора разр д-, ного тока, счетный вход - ко второму входу второго логического . элемента И, выход которого св зан со счетным входом пересчетного индикатора .

На чертеже изображена функциональна  схема устройства,

В начальный момент времени интегратор 1 разр жен, триггер 2 находитс  в нулевом положении, на выходах пороговых элементов 3 и 4 сигналы отсутствуют , логический элемент И 5 открыт, счетчик 6 импульсов в нулевом состо нии , регистр 7 пам ти готов к информации со счетчика б импульсов, блок 8 сравнени  и логический элемент И 9 закрыты сигналом с триггера 2, пересчетный индикатор 10 в нулевом состо нии . При наличии посто нного сигнала на выходе интегратора 1 его выходной сигнал измен етс  по линейному закону, в это врем  счетчик 6 импульсов (далее - просто счетчик) подсчитывает импульсы, поступающие с задающего генератора 11, при достижении величины сигнала на выходе интегратора 1 порога срабатывани  порогового элемента 4 на выходе последнего по вл етс  сигнал,который сбрасывает счетчик 6 в нуль, но информаци  в регистре пам ти 7 сохран етс , вызывает срабатывание генератора 12 разр дного тока, перебрасывает триггер 2 в единичное состо ние, в результате чего запираетс  логический элемент И 5, запрещаетс  прием информации регистром 7 пам ти, снимаетс  запрет блока сравнени  8 и логического элемента И 9, и импульсы задающего генератора 11 проход т на пересчетный индикатор 10, После окончани  импульса от порогового элемента 4.импульсы от задающего генератора li. снова подсчитываютс  счетчиком 6. равенстве числа импульсов на счетчике бив регистре 7 пам ти на. выходе блока 8 сравнени  по вл етс  сигнал, который вызывает обнуление счетчика 6 и срабатывание генератора 12 разр дного тока. Такой циклический режим продолжаетс  до момента времени когда величина входного сигн а достигнет заданной кратности, после чего на выходе порогового элемента 3 по вл етс  импульс, который

вызывает срабатывание генератора 12 разр дного тока, устанавливает внулевое положение триггер 2, промежуточный счетчик 6, регистр 7 пам ти, счетчик пересчетного индикатора 10, т.е. заканчиваетс  полный цикл работы устройства , и оно возвращаетс  к исходному состо нию. Далее работа устройства повтор етс . Число импульсов, подсчитанных пересчетным индикатором 10 за полный цикл работы устройства, пропорционально времени кратного изменени  входного сигнала.

Описанное устройство дл  измерени  времени кратного изменени  сигнала за счет применени  интегрирующего преобразовател , имеющего лучшие . метрологические характеристики по сравнению с аналоговым усилителем, и цифрового способа хранени  значени  входного сигнала позвол ет увеличить точность измерени  и расширить диапазон измерени  как по амплитуде входного сигнала, так и по величине времени кратного изменени  входного сигнала по сравнению с известным устройством.

Claims (2)

1. Илюкович A.M., Всеволжский Л.Д Измерительные усилители малых токов

с логарифмической характеристико)., М., Энерги , 1974, с. 66.

2. Авторское свидетельство СССР № 385321/кл. G 21 С 17/14, 1967 (прс тотип).

бкоЭ

О-Ч