SU875399A1 - Делительное устройство - Google Patents

Делительное устройство Download PDF

Info

Publication number
SU875399A1
SU875399A1 SU802898997A SU2898997A SU875399A1 SU 875399 A1 SU875399 A1 SU 875399A1 SU 802898997 A SU802898997 A SU 802898997A SU 2898997 A SU2898997 A SU 2898997A SU 875399 A1 SU875399 A1 SU 875399A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
trigger
voltage
inputs
Prior art date
Application number
SU802898997A
Other languages
English (en)
Inventor
Владимир Федорович Макаров
Марат Ефимович Гельфанд
Виктор Георгиевич Точилин
Константин Васильевич Филатов
Original Assignee
Предприятие П/Я Г-4233
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4233 filed Critical Предприятие П/Я Г-4233
Priority to SU802898997A priority Critical patent/SU875399A1/ru
Application granted granted Critical
Publication of SU875399A1 publication Critical patent/SU875399A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

I
Изобретение относитс  к вычисли тельной технике, в частности к уст- ройствам дл  делени  двух величин, заданных электрическими напр жени ми посто нного тока, и может быть использовано в автоматике и измери ,тельной технике.
Известно множительно-делительное устройстййо врем -импульсного типа, содержащее две зар дные RC-цепочки, перва  своим входом подключена к источнику напр жени  делител , а втора  - к источнику стабилизированного напр жени ;два ключа, упрйвл ю;-;: щие зар дом-разр дом RC-цепи; компаратор , тригге р, амплитудный детек-. тор и генератор импульсов тактовой частоты. Причем одйН из входов компа ратора подключен к источнику напр жени  делимого, а второй ето вход к выходу первой КС-цепочки; триггер одним входом подключен к генератору импульсов тактовой частоты, вторым своим входом соединен с выходом
паратора, а выходом соединен с упраВ л ющими входами обоих ключей; а амп-i литудный детектор подключен к выходу второй ВС-цепочки l.
Недостатком этого устройства  вл етс  наличие погрешности измерени  отношени , возникающей из-за наличи  порогового напр жени  амплитудного детектора. Компенсацию порогового напр жени  можно осуществить только при максимальных величинах входного сигнала, что приводит, в свою очередь, к снижению динамического диапазона входных сигналов и изме-i р емого отношени . Другим источником погрешности измерени  отношени   вл етс  нестабильность частоты повторени  импульсов генератора и в1ульсов тактовой частоты.
Наиболее близким.по технической сущности к предлагаемому  вл етс  дели тельное устройство, соде ржаще е генератор линейно измен ющегос  напо жени , генератор тактовых импульсов , выход которого подключен к первому входу генератора линейно измен ющегос  напр жени , два компаратора первые входы которых объ .единены и подключены к выходу генератора линейно-измен ющегос  напр г жени , а вторые входы подключены соответственно к источникам напр жени  делимого и делител , выходы компараторов подключены к соответствунидим входам триггера, выход которого  вл етс  выходом устройства, ключ, первый информационш 1й вход которого подключен к второму входу пер вого компаратора и источнику напр жени  делимогоi второй и1формационный вход ключа через первый резистор подключен к второму входу второго компаратора и источнику напр жени  делител , а через последова-п тельно соединенные первый и второй резисторы - к шине нулевого потенциала , выход ключа подключен к второму входу генератора линейно измен ющегос  напр жени . С27 I . . Недостатком известного устройства  вл етс  наличие погрешностей измерени  отношени . Цель изобретени  - повышение точности работы делительного устройства . Поставленна  цель достигаетс  тем что в делительное устройство, содержащее триггер, первый выход которого  вл етс  выходом устройства, первый ключ и два компаратора, выхог ды которых подключены соответственно к первому и в.торому входай триггера , первые входы компараторов объединены , второй вход первого компагг ратора подключен к информационному входу первого ключа, введеш пер: вый и второй интеграторы и второй ключ, входы интеграторов объединены и  вл ютс  входом делител  устройства , выход первого интегратора подключен К второму входу первого компаратора , выход второго интеграто ра подключен к второму входу второ го компаратора и информационному вх ду второго кл1оча, выходы первого и второго ключей подключены к шине ну левого потенциала, а управл ющий вх к первому выходу триггера, управл ю щий вход второго ключа подключен к втор,ому выходу триггера, первые вхо ды компараторов  вл ютс  входом дел мого устройства. На фиг. 1 приведена блок-схема предлагаемого устройства; на фйг.2эпюра выходного напр жени . Делительное устройство содержит два канала, состо щих из интегра торов 1 и 2 входы которых объединены и подключены к источнику напр жени  делител  , и компараторов 3 и 4, выходы которых подключены к соответствуюпдам входам триггера 5, первые входы объединены и подключены к источнику напр жени  делимого, а вторые входы компараторов подключены к выасодам интеграторов, выходы триггеР 5 соединены с управл ющими входами ключей 6 и 7, информационные входы которых подключены соответственно к выходам интеграторов 1 и 2, а выходы ключей подключены к шине нулевоГО потенциала. На эпюрах выходных напр жений (г. 2) показаны длительности 4 устойчивых состо ний триггера 5; период Т повторени  импульсов на выходе триггера 5. Делительное устройство работает следующим образом. Триггер 5 в исходном состо нии (момент времени ) замыкает ключ 7 и размыкает ключ 6. При этом на выходе интегратора 1 по вл етс  линейно нарастающее напр жение. В момент времени t это напр жение достигает величины напр жени  делимого, подаваемого на второй вход компаратора 3, последний при этом вьфабатывает импульс, поступающий на один из входов триггера 5. Триггре 5 опрокидываетс , замыкает ключ 6 и размыкает ключ 7. В этот момент напр жение на интеграторе 1 падает, а на интеграторе 2 начинает линейно нарастать. В момент времени t2 напр жение на выходе интегратора 2 достигает величины напр жени  делимого, подаваемого на второй вход компаратора 4, последний при этом возбзгждаетс  и вырабатывает импульс, который поступает на второй вход триггера 5 и возвращает его в положение, соответствующее моменту времени t. Триггер 5 размыкает ключ 6 и замыкает ключ 7. Схема возвращаетс  в исходное состо ние. При этом период повторени  импульсов на выходе триггера 5 пропорционален искомому отношению. Изобретение позвол ет повысить точность измерени .

Claims (2)

1.Царьков В. А. и др. Аналоговое вычислительное устройство дл  систем
регулировани  расхода.- Приборы и систе. управлени , № 1 7,1970.
2.Авторское свидетельство СССР
по за вке ( 2648425, кл. G 06 G 7/161,
1978(прототип).
SU802898997A 1980-03-25 1980-03-25 Делительное устройство SU875399A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802898997A SU875399A1 (ru) 1980-03-25 1980-03-25 Делительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802898997A SU875399A1 (ru) 1980-03-25 1980-03-25 Делительное устройство

Publications (1)

Publication Number Publication Date
SU875399A1 true SU875399A1 (ru) 1981-10-23

Family

ID=20884854

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802898997A SU875399A1 (ru) 1980-03-25 1980-03-25 Делительное устройство

Country Status (1)

Country Link
SU (1) SU875399A1 (ru)

Similar Documents

Publication Publication Date Title
US4584566A (en) Analog to digital converter
US4254406A (en) Integrating analog-to-digital converter
GB1455565A (en) Anaologue to digital converters
SU875399A1 (ru) Делительное устройство
US3805046A (en) Logarithmic conversion system
GB1375556A (ru)
GB1212234A (en) Analog/digital processing techniques
SU1019355A1 (ru) Способ измерени фазового сдвига
SU557379A1 (ru) Четырехквадратное множительное устройство
SU868603A1 (ru) Преобразователь размаха периодического сигнала в напр жение
SU525970A1 (ru) Релейный квадратичный преобразователь
SU572792A1 (ru) Множительное устройство
SU651472A1 (ru) Широтно-импульсный модул тор
SU668088A1 (ru) Преобразователь неэлектрических величин в интервал времени
SU917332A1 (ru) Широтно-импульсный модул тор
SU1150768A1 (ru) Преобразователь напр жени в длительность импульсов
SU1037278A1 (ru) Устройство дл делени аналоговых сигналов
SU809223A1 (ru) Устройство дл делени аналоговыхСигНАлОВ
SU1598111A1 (ru) Многоканальный усилитель посто нного напр жени
SU389624A1 (ru) Аналого-цифровой преобразователь
SU1515357A1 (ru) Амплитудный селектор
SU1160440A1 (ru) Устройство дл вычислени функции @
SU645172A1 (ru) Устройство дл воспрроизведени переменных во времени коэффициентов
SU651309A1 (ru) Нуль-орган
SU1487155A1 (ru) Генератор случайного потока импульсов