JPH0333013Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、例えば車速に比例した周波数のパ
ルスをパルス計数方式によつて測定表示する電子
式スピードメーター等に利用されるパルス数計測
回路に関する。

〔従来の技術〕

従来のパルス数計測回路について第６図および
第７図により説明する。これはパルス数計測回路
を利用して形成された電子式スピードメータを示
すものである。１は車速センサで、車速に比例し
て周波数が変化するパルス、すなわち車速パルス
を出力する。２はインターフエイスで、車速セン
サ１から出力される車速パルスの波形整形等を行
なう。３はパルス数計測用カウンタで、前記イン
ターフエイス２を介して供給される車速パルス第
７図Ａを入力し、リセツトパルス入力端３１に逐
次供給されるリセツトパルス第７図Ｃのパルス間
隔に対応したサンプリング時間To内における車
速パルス第７図Ａの数をそのパルス立上がり時に
計測する。４はラツチ回路で、パルス数計測用カ
ウンタ３の計数結果、すなわち該カウンタ３のリ
セツト直前の計数値を、ラツチパルス入力端４１
に供給されるラツチパルス第７図Ｃに同期して記
憶するものである。５はクロツクパルス発生器を
構成する水晶式発振器で、クロツクパルス第７図
Ｂを出力する。６はサンプリング制御用カウンタ
で、入力されるクロツクパルス第７図Ｂを所定数
計数するごとにカウントアツプパルス第７図Ｃを
出力する。このカウンタ６は、カウントアツプパ
ルス第７図Ｃをリセツトパルス入力端６１に供給
して自己リセツトをかけ、計数の初期化を行なう
ように構成されている。またカウントアツプパル
ス第７図Ｃは、パルス数計測用カウンタ３のリセ
ツトパルス入力端３１およびラツチ回路４のラツ
チパルス入力端４１に夫々リセツトパルスおよび
ラツチパルスとして供給されている。また、７は
デコーダ・ドライバで、８は表示器である。ラツ
チ回路４に記憶された計数結果は、デコーダ・ド
ライバ７によつてデコードされたのち表示器８に
よつて、例えば数値表示される。

〔考案が解決しようとする問題点〕

上記第６図の回路配置においては、カウンタ６
のカウントアツプパルス第７図Ｃは、車速パルス
第７図Ａに対して非同期である。例えば、第７図
に示されるように同じサンプリング時間Toであ
つても計測されるパルス数は９個であつたり、８
個であつたりする。すなわち、入力信号とサンプ
リング時間が同期していないために入力周波数が
一定であつても計測値にばらつきを生じるという
問題があつた。また、その対策としてサンプリン
グ時間を車速パルスに同期して開く同期式にした
回路も提案されてきているが、それによると計測
値のばらつきは無くなるが、今度は表示の更新周
期が一定でなくなるという新たな問題を生じてい
た。

この考案は、このような従来の問題点に着目し
てなされたもので、基本的には同期式計数方式と
して動作させ、車速パルスが来る迄次のサンプリ
ングを開始しないようにするものであるが、前の
サンプリングを終了してから次の車速パルスが来
る迄の時間が長い場合には通常の同期式計数方式
として動作させる回路配置を与えるるものであ
る。

〔実施例〕

以下、この考案を図面に基づいて説明する。第
１図は、この考案の一実施例を示すブロツク回路
図であり、第２図はその回路の動作を説明するた
めのタイムチヤートである。なお、第１図におい
て第６図と同一部分には同一符号を付してその説
明を省略する。

図において、破線で囲まれた回路９は検出回路
で、カウントアツプパルス第２図Ｃ入力後の所定
時間to内に車速パルス第２図Ａが供給されたとき
のみ車速パルス第２図Ａに同期して検出パルス第
２図Ｆを出力するものである。そのために、回路
９はラツチ回路１０、ワンシヨツト回路１１、カ
ウンタ１２、インバータ１３およびアンド回路１
４からなる。ラツチ回路１０は、車速パルス第２
図Ａが供給されており、リセツトパルス入力端１
０１に供給されるカウントアツプパルス第２図Ｃ
によつてリセツトされたのちに初めて供給されて
くる車速パルス第２図Ａをラツチして車速パルス
第２図Ａの立上がりに同期したハイレベル信号を
出力するものである。次段のワンシヨツト回路１
１は、ラツチ回路１０の出力の立上がりに同期し
て単一のパルス第２図Ｄを出力するものである。
また、カウンタ１２は、所定時間toを計数するた
めのカウントイネーブル機能付カウンタであつ
て、そのリセツトパルス入力端１２１にリセツト
パルスとして供給されるカウントアツプパルス第
２図Ｃによつてリセツトされたのちにクロツクパ
ルスＢを所定時間toに対応する所定数だけ計数す
る。そして計数が終了すると、その出力がハイレ
ベルに立上がることになるが、その出力信号がカ
ウントイネーブル端子１２２に供給されるため、
その出力端子は次のリセツトがかかるまでハイレ
ベル信号を出力する。さらに、カウンタ１２の出
力信号はインバータ１３を介して反転され、その
反転信号第２図Ｅはワンシヨツト回路１１の出力
信号第２図Ｄと共に両者の論理積をとるアンド回
路１４に供給される。そして、そのアンド回路１
４の出力信号第２図Ｆは検出回路９の出力信号で
ある検出パルスとして後述のオア回路１５に供給
されている。オア回路１５は、カウントアツプパ
ルス第２図Ｃと前記検出パルス第２図Ｆとの論理
和をとり、その出力第２図Ｇをパルス数計測用カ
ウンタ３およびサンプリング制御用カウンタ６の
各リセツトパルス入力端３１および６１にリセツ
トパルスとして供給している。

上述の回路構成および動作波形から要約すると
次の動作が理解できる。第１図の回路はカウント
アツプパルス第２図Ｃの発生後の所定時間to内に
車速パルス第２図Ａが１つでも供給されると、リ
セツトパルス第２図Ｆを発生し、所定時間Toの
間のサンプリングを行なう同期式計数機能を持
つ。また、カウントアツプパルス第２図Ｃの発生
後の所定時間to内に車速パルス第２図Ａが１つも
供給されないと、カウントアツプパルス第２図Ｃ
から所定時間Toの間のサンプリングを行なう非
同期式計数機能を持つ。

第３図及至第５図は第１図に示される検出回路
９の他の構成を示す実施例である。第３図および
第４図は、第１図のものに対してアンド回路１４
の接続位置を変えたものである。また第５図は、
カウンタ１６とラツチ回路１７の２つで第１図の
カウントイネーブル機能付カウンタ１２と同等の
作用を発揮させるようにしたものである。

〔考案の効果〕

以上説明してきたように、この考案は、被測定
量に比例した周波数の被測定パルスＡを入力し、
リセツトパルス入力端３１に供給されるリセツト
パルスＧのパルス間隔に対応したサンプリング時
間内における前記被測定パルスＡの数を計測する
パルス数計測用カウンタ３と、該パルス数計測用
カウンタ３の計数結果をラツチパルス入力端４１
に供給されるラツチパルスＣに同期してラツチす
るラツチ回路４と、一定周波数のクロツクパルス
Ｂを出力するクロツクパルス発生回路５と、前記
クロツクパルスＢを入力し、リセツトパルス入力
端６１に供給されるリセツトパルスＧによつてリ
セツトされてから前記クロツクパルスＢの計数を
開始すると共に、該クロツクパルスＢを所定数計
数したときに出力されるカウントアツプパルスＣ
を前記ラツチ回路４のラツチパルス入力端４１に
供給するサンプリング制御用カウンタ６と、前記
カウントアツプパルスＣを入力し、該カウントア
ツプパルスＣ入力後の所定時間内に前記被測定パ
ルスＡが供給されたときのみ該被測定パルスＡに
同期して検出パルスＦを出力する検出回路９と、
前記カウントアツプパルスＣと前記検出パルスＦ
とを入力し、その論理和Ｇを前記パルス数計測用
カウンタ３およびサンプリング制御用カウンタ６
の各リセツトパルス入力端３１および６１に供給
するオア回路１５とを備え、前記検出回路９は、
前記サンプリング制御用カウンタ６から供給され
るカウントアツプパルスＣに同期して、一定に設
定された測定周期に対応する信号を出力する第１
の回路手段と、該第１の回路手段から測定周期に
対応する信号が出力された以後、最初に供給され
る前記被測定パルスＡに基づいて前記検出パルス
を出力する第２の回路手段とを備えてなることを
特徴とするパルス数計測回路としたので入力周波
数が高い時には同期式計数方式を採用し、入力周
波数が一定であつてもカウント値が安定した状態
で得られる。また入力周波数が低くなつた時には
サンプリング周期が入力周波数に依存して遅くな
るのを防ぐように非同期式計数方式に切換えるこ
とにより、そのため或る範囲内での安定したサン
プリング周期が得られる。

すなわち基本的には、高い周波数になる程非同
期式計数方式で得た結果はばらつき、低入力周波
数の時には非同期式計数方式でも得られる結果は
安定している。したがつて、この考案による電子
式スピードメータでは、高速時に精度の良い安定
した測定値が得られ、低速時になつてもサンプリ
ング周波数が変わらないため安定した表示のリフ
レツシユが可能となる。

【図面の簡単な説明】

第１図はこの考案の一実施例に係るパルス数計
測装置のブロツク回路図、第２図は第１図回路の
動作を説明するためのタイムチヤート、第３図及
至第５図はいずれも第１図回路の変形を示す他の
実施例のブロツク回路図、第６図は従来のブロツ
ク回路図、第７図は従来回路の説明用タイムチヤ
ートである。 ３……パルス数計測用カウンタ、４……ラツチ
回路、５……クロツクパルス発生回路、６……サ
ンプリング制御用カウンタ、９……検出回路、１
０……ラツチ回路、１１……ワンシヨツト回路、
１２……カウンタ、１４……アンド回路、１５…
…オア回路、１６……カウンタ、１７……ラツチ
回路。

Claims (1)

【実用新案登録請求の範囲】
1. 被測定量に比例した周波数の被測定パルスＡを
   入力し、リセツトパルス入力端３１に供給される
   リセツトパルスＧのパルス間隔に対応したサンプ
   リング時間内における前記被測定パルスＡの数を
   計測するパルス数計測用カウンタ３と、該パルス
   数計測用カウンタ３の計数結果をラツチパルス入
   力端４１に供給されるラツチパルスＣに同期して
   ラツチするラツチ回路４と、一定周波数のクロツ
   クパルスＢを出力するクロツクパルス発生回路５
   と、前記クロツクパルスＢを入力し、リセツトパ
   ルス入力端６１に供給されるリセツトパルスＧに
   よつてリセツトされてから前記クロツクパルスＢ
   の計数を開始すると共に、該クロツクパルスＢを
   所定数計数したときに出力されるカウントアツプ
   パルスＣを前記ラツチ回路４のラツチパルス入力
   端４１に供給するサンプリング制御用カウンタ６
   と、前記カウントアツプパルスＣを入力し、該カ
   ウントアツプパルスＣ入力後の所定時間内に前記
   被測定パルスＡが供給されたときのみ該被測定パ
   ルスＡに同期して検出パルスＦを出力する検出回
   路９と、前記カウントアツプパルスＣと前記検出
   パルスＦとを入力し、その論理和Ｇを前記パルス
   数計測用カウンタ３およびサンプリング制御用カ
   ウンタ６の各リセツトパルス入力端３１および６
   １に供給するオア回路１５とを備え、前記検出回
   路９は、前記サンプリング制御用カウンタ６から
   供給されるカウントアツプパルスＣに同期して、
   一定に設定された測定周期に対応する信号を出力
   する第１の回路手段と、該第１の回路手段から測
   定周期に対応する信号が出力された以後、最初に
   供給される前記被測定パルスＡに基づいて前記検
   出パルスを出力する第２の回路手段とを備えてな
   ることを特徴とするパルス数計測回路。