SU1620955A1 - Цифровой частотомер дл измерени частоты гармонического сигнала - Google Patents

Abstract

Изобретение может быть испол-.зовано в автоматических измерител х частоты гармонического сигнала. Цель изобретени  - повышение быстродействи  измерени  при задгиной точности. Поставленна  цель достигаетс  тем, то в цифровой частотомер дл  измерени  частоты гармонического сиг1 г ни з нн и нала введены диодный мост 3, блок 14 выбора образцового интервала счета, который содержит первый и второй блоки, элементов И, блок элементов задержки, блок триггеров , блок формирователей импульса, информационные входы, первый и второй управл ющие входы, первую и вторую группы выходов. Частотомер также содержит- входную шину 1 сигнала измер емой частоты , входной формирователь 2, ключ 4, счетчик 5 импульсов, блок 6 цифровой регистрации, блок 7 вентилей, состо щий из элементов И 8 и первого элемента ИЛИ 9, первый и второй формирователи 10 и 11, блок 12 несовпадени , второй элемент ИЛИ 13, входную шину 15 импульса синхронизации , генератор 16 образцовой частоты, блок 17 регулировки, делитель 18 частоты, источник 19 разрешающего сигнала, переключаbf Ё

Description

Фиг.1

тель20. Сущность изобретени  заключаетс  в возможности двухкратного сокращени  длительности измерительного временного интервала с сохранением заданной точности измерени  частоты гармонического сигнала . Это достигаетс  путем формировани  из исходного гармонического сигнала импульсной последовательности, каждый импульс которой отмечает момент изменени  пол рности исходного гармонического сигнала , и автоматическим выбором необходимого образцового измерительного интервала счета дл  заданной погрешности измерени . 1 з.п. ф-лы, 3 ил.

Изобретение относитс  к измерительной технике и может быть использовано в автоматических измерител х частоты.

Цель изобретени  - повышение быстродействи  измерени  при заданной точно- сти.

На фиг. 1 представлена функциональна  схема цифрового частотомера дл  измерени  частоты гармонического сигнала; на фиг. 2 - функциональна  схема блока выбо- ра образцового интервала счета; на фиг. 3 - временные диаграммы работы устройства.

Цифровой частотомер дл  измерени  частоты гармонического сигнала содержит (фиг. 1) входную шину 1 сигнала измер емой частоты, входной формирователь 2, диодный мост 3, ключ 4, счетчик 5 импульсов, блок б цифровой регистрации, блок 7 вентилей , состо щий из элементов И 8 и первого элемента ИЛИ 9, первый и второй форми- рователи 10 и 11, блок 12 несовпадени , второй элемент ИЛИ 13, блок 14 выбора образцового интервала счета, входную шину 15 импульса синхронизации, генератор 16 образцовой частоты, блок 17 регулиров- ки, делитель 18 частоты, источник 19 разрешающего сигнала и переключатель 20.

В цифровом частотомере дл  измерени  частоты гармонического сигнала выход входного формировател  2 подключен к вхо- ду диодного моста 3, выход которого соединен с вторым входом ключа 4, выход которого подключен к суммирующему входу счетчика 5 импульсов, выход которого соединен с информационным входом блока 6. цифровой регистрации, выходы признака переноса из декад счетчика 5 импульсов подключены к первым входам соответствующих элементов И 8 блока 7 вентилей, выходы которых соединены с входами первого элемента ИЛИ 9 блока 7 вентилей, выход генератора 16 образцовой частоты подключен к первому входу блока 17 регулировки, выход которого подключен к входу делител  18 частоты, 1-й выход которого 0 1,2,...,т) подключен к 1-му информационному входу блока 14 выбора образцового интервала счета, выход источника 19 разрешающего сигнала подключен к входу переключател 

20, выходы которого соединены с вторыми входами соответствующих элементов И 8 блока 7 вентилей, выходы первой группы выходов блока 14 подключены к входам второго элемента ИЛИ 13, выход первого элемента ИЛИ 9 блока 7 вентилей подключен к второму входу формировател  10, первый вход которого соединен с первым входом формировател  11, выход второго элемента ИЛИ 13 подключен к первому входу блока 12 несовпадени , второй вход которого соединен с выходом формировател  10, выход блока 12 несовпадени  подключен к второму входу формировател  11, выход которого соединен с первым входом ключа 4 и вторым управл ющим входом блока 14,1-е выходы второй группы выходов которого подключены к входам признака зап той 1-х декад блока 6 цифровой регистрации, вход входного формировател   вл етс  входной шиной 1 сигнала измер емой частоты устройства, входна  шина 15 импульса синхронизации которого подключена к первым входам формирователей 10 и 11, второму управл ющему входу блока 14 и второму входу блока 17 регулировки.

Блок 14 выбора образцового интервала счета содержит (фиг. 2) первый и второй блоки 21 и 22 элементов И, блок 23 элементов задержки, блок 24 триггеров, блок 25 формирователей импульса, информационные входы, первый и второй управл ющие входы, первую и вторую группы выходов.

В блоке 14 выбора образцового интервала счета первый вход 1-го элемента И первого блока 21 элементов И (I 1„..,т)  вл етс  1-м информационным входом, вход установки в единицу К-го триггера блока 24

триггеров (К 1, 2т) подключен к выходу

К-го элемента И первого блока 21 элементов И, второй вход которого подключен к выходу К-го элемента задержки блока 23 элементов задержки, вход которого соединен с инверсным выходом К-го триггера блока 24 триггеров , пр мой выход которого подключен к входу К-го формировател  импульса блока 25 формирователей импульса, выход которого  вл етс  К-м выходом первой группы выходов блока 14, Q-м выходом второй труппы выходов которого (0 1, 2,..., т-1)  вл етс  выход Q-ro элемента И второго блока 22 элементов И, первый вход которого соединен с пр мым выходом Q-ro триггера блока 24 триггеров, инверсный выход 1-го триггера которой (L 2, 3,...,т) соединен с вторым входом Q-ro элемента И второго блока 22 элементов И, пр мой выход m-ro триггера блока 24 триггеров  вл етс  т-м выходом второй группы выходов блока 14, первый управл ющий вход которого подключен к входам установки в О триггеров блока 24 триггеров, второй управл ющий вход подключен к третьим входам элементов И первого блока 21 элементов И.

На фиг. 3 представлены временные диаграммы , по сн ющие принцип работы устройства: а - гармонический сигнал, поступающий на шину 1 устройства; б - сигнал с выхода входного формировател  2; в - сигнал, полученный на выходе диодного моста 3; г - сигнал синхронизации на входной шине 15 импульса синхронизации; д - сигнал с выхода элемента ИЛИ 13; е - сигнал на выходе элемента ИЛИ 9; ж - сигнал с выхода формировател  11; з - сигнал с выхода формировател  10; и - сигнал на выходе блока 12 несовпадени ; к - импульсы измер емой частоты с выхода ключа 4; л, м, н - сигналы на первом, втором и третьем выходах второй группы выходов блока 14 соответственно.

Частотомер работает следующим образом .

Перед началом измерени  с помощью переключател  20 осуществл етс  задание необходимой погрешности измерени . Это достигаетс  подачей разрешающего потенциала от источника 19 разрешающего сигнала на второй вход одного из элементов И 8 блока 7 вентилей (например, первого элемента И 8).

На вход входного формировател  2 подаетс  гармонический сигнал, частоту которого необходимо измерить (фиг. За), на выходе формировател  по вл етс  последовательность разнопол рных импульсов (фиг. 36), следующих с периодом, в два раза меньшим периода измер емой частоты гармонического сигнала, вследствие того, что входной формиро ватель 2 формирует импульс каждый раз при переходе колебаний входного сигнала через ноль. Последовательность разнопол рных импульсов поступает на вход диодного моста 3, на выходе которого по вл етс  последовательность однопол рных импульсов (фиг. Зв). На выходе ключа 4 данна  последовательность импульсов проходит лишь втом случае.если на

втором входе ключа 4 присутствует разрешающий потенциал, вырабатываемый формирователем 11.

При по влении импульса синхронизации на входной шине 15 (фиг. Зг) формирователи 10 и 11 импульсов устанавливаютс  в единичное состо ние. При этом на выходе формировател  11 импульса устанавливаетс  сигнал единичного уровн ,  вл ющийс 

0 разрешающим дл  ключа 4, который, поступа  на второй управл ющий вход блока 14, подготавливает элементы И блока 21 элементов И блока 14 к открытию (фиг. 2).

Импульс синхронизации с входной ши5 ны 15 синхронизации устройства поступает также на управл ющий вход блока 14, устанавлива  триггеры блока 24 триггеров в нулевое состо ние, и на второй вход блока 17 регулировки, разреша  прохождение сигна0 ла с выхода генератора 16 образцовой частоты .

Импульсы с выхода ключа 4 поступают на счетчик 5 импульсов. На выходе формировател  10 сигнал единичного уровн  в5 л етс  запрещающим дл  блока 12 несовпадени , и при его наличии сигнал, подаваемый на второй вход блока 12, не может пройти на его выход. Поэтому до тех пор, пока формирователь 10 импульса не

0 изменит своего состо ни  под воздействием импульса с выхода элемента ИЛИ 9 блока 7, импульс с выхода элемента ИЛИ 13 не проходит через блок 12 несовпадени  на второй вход формировател  11 и не измен 5 ет его состо ни .

Сигнал образцовой частоты с выхода генератора 16 через блок 17 регулировки поступает на вход делител  18 частоты, на 1-й 0 выход которого подаетс  последовательность сигналов 1-го образцового интер (0-D 1

вала счета с периодом T0i 1 Q(

Fo6p.

.где

1 1,...,m; Fo6p - образцова  частота, F06p - 5 2 МГц. Данна  последовательность поступает на первый информационный вход блока 14 выбора образцового интервала счета. Работа блока 14 состоит в следующем . При поступлении импульса синхрони- 0 зации на первый управл ющий вход блока 14 блок 24 триггеров устанавливаетс  в нулевое состо ние. При поступлении первого сигнала из последовательности сигналов первого образцового интервала счета на 5 первый информационный вход он проходит через первый элемент И первого блока 21 элементов И, поскольку на втором входе данного элемента присутствует сигнал высокого уровн  с инверсного выхода первого

триггера блока 24 триггеров, прошедший через первый элемент задержки блока 23 элементов задержки, а на третьем - сигнал высокого уровн  с второго управл ющего входа блока 14, подключенного к выходу формировател  11.

Импульс с выхода элемента И первого блока 21 элементов И устанавливает в единичное состо ние первый триггер блока 24 триггеров. Элементы задержки предназначены дл  компенсации времени распространени  сигнала в элементах И блока 21 элементов И. По вление сигнала высокого уровн  на пр мом выходе первого триггера блока 24 вызывает выработку импульса окончани  первого образцового интервала счета на выходе первого формировател  блока 25 формирователей импульса, поступающего на первый выход первой группы выходов блока 14 и далее на первый вход элемента ИЛИ 13 устройства, а также вызывает по вление сигнала высокого уровн  на выходе первого элемента И блока 2 элементов И, так как на втором входе этого элемента присутствует сигнал высокого уровн  с инверсного выхода второго триггера блока триггеров. Сигнал высокого уровн  с выхода первого элемента И блока 22 элементов И поступает на первый выход второй группы выходов блока 14 (фиг. Зл) и далее на вход признака зап той первой декады блока 6 цифровой регистрации, вызыва  индикацию зап той в первой декаде блока 6.

Последующие импульсы последовательности первого образцового интервала счета, поступа  на первый информационный вход блока 14 ничего не измен ют, так как могут пройти через первый элемент И .блока 21 элементов И из-за наличи  на его втором входе сигнала низкого уровн  с инверсного выхода первого триггера блока 24 триггеров.

При поступлении первого сигнала из последовательности сигналов второго образцового интервала счета происходит установка второго триггера блока триггеров в единичное состо ние аналогично первому триггеру. Аналогично первому формирователю импульса из блока 25 второй формирователь вырабатывает импульс окончани  второго образцового интервала счета, поступающий на второй выход первой группы выходов блока 14 и далее на второй вход элемента ИЛИ 13 устройства.

Изменение состо ни  второго триггера блока 24 приводит к исчезновению высокого уровн  на первом выходе второй группы выходов блока 14, так как на втором входе первого элемента И блока 22 присутствует низкий уровень с инверсного выхода второ

го триггера блока 24 и к по влению высокого уровн  на втором выходе второй группы выходов блока 14, поскольку на первом и втором входах второго элемента И блока 22

присутствует высокий уровень с пр мого выхода второго триггера и инверсного выхода третьего триггера блока 24 триггеров. Сигнал уровн  логической единицы с второго выхода второй группы выходов (фиг. Зм)

0 блока 14 поступает на вход признака зап той второй декады блока 6 цифровой регистрации , вызыва  индикацию зап той теперь уже во второй декаде.

Процесс выработки импульсов оконча5 ни  образцовых интервалов счета и перемещени  зап той в блоке 6 цифровой регистрации продолжаетс  аналогичным образом до по влени  низкого уровн  на втором управл ющем входе блока 14 в ре0 зультате установки формировател  11 импульса в нулевое состо ние. Импульсы с первой группы выходов блока 14 поступают на входы элемента ИЛИ 13, на выходе которого образуетс  последовательность им5 пульсов окончани  образцовых интервалов

счета Toi, ТоаТот (фиг. Зд).

С начала формировани  импульса в формирователе 11 счетчик 5 импульсов осуществл ет подсчет импульсов, поступаю0 щих на его суммирующий вход.

Когда количество импульсов, подсчитываемых счетчиком 5, станет таким, что на выходе признака переноса из первой декады счетчика 5 импульсов по вл етс  им5 пульс, то этот импульс проходит на выход первого элемента И 8 блока 7, так как именно на его втором входе имеетс  разрешающий потенциал (высокий уровень) с переключател  20. Через элемент ИЛИ 9

0 этот импульс (фиг. Зе) проходит на второй вход формировател  10 импульса и устанавливает его в нулевое состо ние (фиг. Зз). Таким образом, заканчиваетс  тот необходимый интервал времени, в течение кото5 рого производите , измерение частоты входного сигнала с погрешностью, не превышающей допустимую, задаваемую переключателем 20. Но этот интервал времени не  вл етс  образцовым интервалом сче0 та, поскольку конец образцового интервала счета определ етс  одним из импульсов элемента ИЛИ 13 (фиг. Зд).

После изменени  состо ни  формиро- вател  10 блок 12 несовпадени  оказы5 ваетс  подготовленным дл  пропускани  импульса с выхода элемента ИЛИ 13. Импульс проходит через блок 12 несовпадени , поступа  на второй вход формировател  11 импульса, и устанавливает его в нулевое состо ние.

Таким образом, на выходе формировател  импульса 11 (фиг. Зж) формируетс  импульс , определ ющий образцовый интервал счета (в качестве примера Тоз). После завершени  формировани  этого импульса прекращаетс  действие разрешающего потенциала на втором входе ключа 4, следовательно , прекращаетс  прохождение импульсов измер емой частоты.

Также прекращаетс  выработка импульсов окончани  последующих образцовых интервалов счета и сигналов второй группы выходов блока 14, отмечающих положение зап той в блоке 6 цифровой регистрации , так как, поступа  на второй управл ющий вход блока 14, данный импульс обеспечивает закрывание элементов И блока 21 элементов И по первому и второму входам.

Цифровой частотомер дл  измерени  частоты гармонического сигнала позвол ет в два раза повысить быстродействие измерени  с погрешностью, не превышающей заданную. Это достигаетс  тем, что в цифровом частотомере используютс  в два раза меньшие образцовые интервалы счета благодар  введению диодного моста, увеличивающего измер емую частоту в два раза, и блока выбора образцового интервала счета, с помощью которого осуществл етс  автоматический выбор необходимого образцового интервала счета дл  заданной погрешности измерени ,

Кроме того, в предлагаемом частотомере осуществл етс  автоматическое перемещение зап той в блоке цифровой регистрации в зависимости от длительности образцового интервала счета,

Claims (2)

1. Цифровой частотомер дл  измерени  частоты гармонического сигнала, содержащий входной формирователь, ключ, счетчик импульсов, блок цифровой регистрации, блок вентилей, состо щий из элементов И, первые входы которых соединены с выходами переноса соответствующих декад счетчика импульсов, выход которого подключен к информационным входам блока цифровой регистрации и первого элемента ИЛИ, входы которого соединены с выходами элементов И, второй элемент ИЛИ, первый и второй формирователи, выход последнего соединен с первым входом ключа , выход которого подключен к входу счетчика импульсов, последовательно соединенные генератор образцовой частоты, блок регулировки и делитель частоты, последовательно соединенные источник разрешающего сигнала и переключатель, выходы которого соединены с вторыми входами элементов И блока вентилей, блок несовпадени ; первый вход которого соединен с

выходом первого формировател , первые входы первого и второго формирователей, второй вход блока регулировки соединены между собой и подключены к шине синхронизации , выход второго элемента ИЛИ со0 единен с вторым входом блока несовпадени , выход которого соединен с вторым входом второго формировател , выход первого элемента ИЛИ соединен с вторым входом первого формировател , вход

5 входного формировател  подключен к входной шине сигнала измер емой частоты, о т- личающийс  тем, что, с целью повышени  быстродействи  измерени  частоты гармонического сигнала, в него введе0 ны диодный мост и блок выбора образцового интервала счета, информационные входы которого соединены с выходами делител  частоты, перва  группа выходов блока выбора образцового интер5 вала счета соединена с входами второго элемента ИЛИ, первый и второй управл ющие входы блока выбора образцового интервала счета соединены соответственно с выходом второго формировател  и с шиной синхро0 низации,втора  группа выходов блока образцового интервала счета подключена к входам признака зап той соответствующей декады блока цифровой регистрации.

2. Частотомер поп. 1,отличающий5 с   тем, что блок выбора образцового интервала счета содержит первый и второй блоки элементов И, блок элементов задержки, блок триггеров, блок формирователей импульса , причем первый вход 1-го элемента И

0 (1 1, 2,..., т, где т- количество образцовых интервалов счета) первого блока элементов И  вл етс  1-м информационным входом блока выбора образцового интервала счета, первый информационный вход которого

5 подключен к входам установки в О триггеров блока триггеров, вход установки в 1

К-го триггера блока триггеров (К 1, 2т)

подключен к выходу К-ro элемента И первого блока элементов И, второй вход кото0 рого соединен с выходом К-го элемента задержки блока элементов задержки, вход которого соединен с инверсным выходом К-го триггера блока триггеров, пр мой выход которого подключен к входу К-го форми5 ровател  импульса блока формирователей импульса, выход которого  вл етс  К-м выходом первой группы выходов блока выбора образцового интервала счета, Q-м выходом

второй группы выходов KOToporo(Q 1,2

m-1)  вл етс  выход Q-ro элемента И второго бпока элементов И, первый вход которогогера блока триггеров  вл етс  m-м выходом соединен с пр мым выходом Q-ro триггеравторой группы выходов блока выбора образ- блока триггеров, инверсный выход L-roцового интервала счета, второй управл ю- триггера которого (1 2, 3,..., т) соединен сщий вход которого подключен к тредьим вторым входом Q-ro элемента И второго5 входам элементов И первого блока элёмен- блона элементов И, пр мой выход m-готриг-тов И.

Фиг

t