JPS6180460U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の一実施例に係るパルス数計
測装置のブロツク回路図、第２図は第１図回路の
動作を説明するためのタイムチヤート、第３図乃
至第５図はいずれも第１図回路の変形を示す他の
実施例のブロツク回路図、第６図は従来のブロツ
ク回路図、第７図は従来回路の説明用タイムチヤ
ートである。 ３…パルス数計測用カウンタ、４…ラツチ回路
、５…クロツクパルス発生回路、６…サンプリン
グ制御用カウンタ、９…検出回路、１０…ラツチ
回路、１１…ワンシヨツト回路、１２…カウンタ
、１４…アンド回路、１５…オア回路、１６…カ
ウンタ、１７…ラツチ回路。

Claims (1)

【実用新案登録請求の範囲】
1. 被測定量に比例した周波数の被測定パルスＡを
   入力し、リセツトパルス入力端３１に供給される
   リセツトパルスＧのパルス間隔に対応したサンプ
   リング時間内における前記被測定パルスＡの数を
   計測するパルス数計測用カウンタ３と、該パルス
   数計測用カウンタ３の計数結果をラツチパルス入
   力端４１に供給されるラツチパルスＣに同期して
   ラツチするラツチ回路４と、一定周波数のクロツ
   クパルスＢを出力するクロツクパルス発生回路５
   と、前記クロツクパルスＢを入力し、リセツトパ
   ルス入力端６１に供給されるリセツトパルスＧに
   よつてリセツトされてから前記クロツクパルスＢ
   の計数を開始すると共に、該クロツクパルスＢを
   所定数計数したときに出力されるカウントアツプ
   パルスＣを前記ラツチ回路４のラツチパルス入力
   端４１に供給するサンプリング制御用カウンタ６
   と、前記カウントアツプパルスＣを入力し、該カ
   ウントアツプパルスＣ入力後の所定時間内に前記
   被測定パルスＡが供給されたときのみ該被測定パ
   ルスＡに同期して検出パルスＦを出力する検出回
   路９と、前記カウントアツプパルスＣと前記検出
   パルスＦとを入力し、その論理和Ｇを前記パルス
   計数測用カウンタ３およびサンプリング用カウン
   タ６の各リセツトパルス入力端３１および６１に
   供給するオア回路１５とを備えてなることを特徴
   とするパルス数計測回路。