JPS5849047B2 - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPS5849047B2 JPS5849047B2 JP3664179A JP3664179A JPS5849047B2 JP S5849047 B2 JPS5849047 B2 JP S5849047B2 JP 3664179 A JP3664179 A JP 3664179A JP 3664179 A JP3664179 A JP 3664179A JP S5849047 B2 JPS5849047 B2 JP S5849047B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- waveform shaping
- reference voltage
- shaping circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は、変化の緩やかなアナログ信号を、デジタル
回路に入力したりするために、矩形波にする形波整形回
路に関し、特に複数の同様な信号の波形整形をするため
の回路に関するものである。
回路に入力したりするために、矩形波にする形波整形回
路に関し、特に複数の同様な信号の波形整形をするため
の回路に関するものである。
従来、この種の回路として第１図に示すようなものがあ
った。
った。
図において、１，２はバツファアンプ３，４はコンパレ
ータ、Ｒ，， Ｒ２は比較基準電圧Ｖｓを決めるための
抵抗である。
ータ、Ｒ，， Ｒ２は比較基準電圧Ｖｓを決めるための
抵抗である。
第２図の如く、Ｌ，， Ｌ２から入力された信号は、バ
ツファアンプ１，２を介してコンパレータ３，４へ入力
サれている。
ツファアンプ１，２を介してコンパレータ３，４へ入力
サれている。
この信号は基準電圧Ｖｓを境として、Ｃ１，Ｃ２の如き
波形に整形される。
波形に整形される。
この例では、Ｌ， ， Ｌ２に入力される信号は２相で
、図示の如くＬ，のパルスの終わりにＬ２の一部がラッ
プするが如きパルスで例えば電力量計より使用量に比例
してステップモータ等を駆動するパルスとして発信され
るものである。
、図示の如くＬ，のパルスの終わりにＬ２の一部がラッ
プするが如きパルスで例えば電力量計より使用量に比例
してステップモータ等を駆動するパルスとして発信され
るものである。
従来の波形整形回路は以上の如く構成されているが、比
較基準電圧Ｖｓの値が一定であるので、第３図示の如く
、入力される２相の信号全体が電源周波数等に誘導され
たり、あるいは連続的な外来の雑音が侵入した場合、コ
ンパレータ３，４に入力される信号レベルが変動し、期
待するような出力が得られない。
較基準電圧Ｖｓの値が一定であるので、第３図示の如く
、入力される２相の信号全体が電源周波数等に誘導され
たり、あるいは連続的な外来の雑音が侵入した場合、コ
ンパレータ３，４に入力される信号レベルが変動し、期
待するような出力が得られない。
また基準電圧Ｖｓの値は、回路の電源電圧に依存してい
るので電源電圧の変動により、Ｖｓが変わったり、ある
いは精密な電源電圧の調整を必要とするなど、多くの欠
点があった。
るので電源電圧の変動により、Ｖｓが変わったり、ある
いは精密な電源電圧の調整を必要とするなど、多くの欠
点があった。
この考案は上記の如き従来の回路の欠点に鑑みなされた
もので、入力信号のレベルを合成して、コンパレーコの
比較基準電圧とし、入力信号レベルが変動しても誤パル
スを出力しない波形整形回路を提供することを目的とし
たものである。
もので、入力信号のレベルを合成して、コンパレーコの
比較基準電圧とし、入力信号レベルが変動しても誤パル
スを出力しない波形整形回路を提供することを目的とし
たものである。
以下この発明の一実施例の第４図にもとづいて説明する
。
。
図中６〜９はダイオードで、６，１で高レベルの、８，
９で低レベルのオアをとる如く構成した回路である。
９で低レベルのオアをとる如く構成した回路である。
Ｒ３， Ｒ４はコンパレータ３，４の比較基準電圧Ｖｓ
を決めるための抵抗で、ここではＲ３とＲ４の定数は同
じ値に選んである。
を決めるための抵抗で、ここではＲ３とＲ４の定数は同
じ値に選んである。
５は、Ｒ３とＲ４で作られた基準電圧Ｖｓを、少し遅延
させてコンパレータ３，４へ伝達するための遅延回路で
ある。
させてコンパレータ３，４へ伝達するための遅延回路で
ある。
コンパレータ３，４には適当なヒステリシスを持たせて
ある。
ある。
第５図、第６図はこの考案の動作を示す図である。
第５図において、ｔ１以前では、Ｌ，，Ｌ２共に低レベ
ルなので、基準電圧Ｖｓも低レベルになっている。
ルなので、基準電圧Ｖｓも低レベルになっている。
出力、Ｃ１，Ｃ２は共にＯＦＦＬ，ているものとする。
ｔ，でＬ，が高レベルになると、Ｖｓは遅延回路５の作
用でＬ１よりやや遅れて変化するので、ｔ１の直後では
低レベルのままである。
用でＬ１よりやや遅れて変化するので、ｔ１の直後では
低レベルのままである。
このＶｓと、Ｌ，をコンパレータ３で比較するとＬ，の
レベルの方が高いので出力Ｃ１はＯＮｔる。
レベルの方が高いので出力Ｃ１はＯＮｔる。
これよりやや遅れてＶｓがＶａとｖｂの中間の電圧とな
る。
る。
ｔ２でＬ２が高レベルになると， Ｌ１ ｚ Ｌ２共
に高レベルであるのでＶｓも高レベルになるのであるが
、Ｖｓがやや遅れて変化するので、ｔ２直後でのＶｓは
Ｖａとｖｂの中間電圧である。
に高レベルであるのでＶｓも高レベルになるのであるが
、Ｖｓがやや遅れて変化するので、ｔ２直後でのＶｓは
Ｖａとｖｂの中間電圧である。
Ｌ２はＶｓより高いので、出力Ｃ２はＯＮする。
やや遅れて、■ｓが高レベルになる。
この時点で、Ｌ１，Ｌ２およびＶｓのレベルはほぼ同じ
であるが、コンパレーク３，４にヒステリシス特性があ
るので、出力Ｃ，，Ｃ２が変化することはない。
であるが、コンパレーク３，４にヒステリシス特性があ
るので、出力Ｃ，，Ｃ２が変化することはない。
ｔ３において、Ｌ，が低レベルになると、基準電圧Ｖｓ
は前記の如く遅延するので、ｔ３以前の高レベルと比較
され、出力Ｃ，はＯＦＦになる。
は前記の如く遅延するので、ｔ３以前の高レベルと比較
され、出力Ｃ，はＯＦＦになる。
やや遅れてＶｓがＶａとｖｂの中間電圧となる。
ｔ４において、Ｌ２が低レベルになると、ｔ４以前の中
間電圧をＶｓとして比較され出力Ｃ２をＯＦＦＬ、やや
遅れて、■ｓが低レベルになる。
間電圧をＶｓとして比較され出力Ｃ２をＯＦＦＬ、やや
遅れて、■ｓが低レベルになる。
この時も前のｔ２ト同様コンパレータ３，４のヒステリ
シス特性があることにより、Ｌ， ， Ｌ２と、Ｖｓが
共に低レベルであっても、出力が変化することはない。
シス特性があることにより、Ｌ， ， Ｌ２と、Ｖｓが
共に低レベルであっても、出力が変化することはない。
第６図の如く、Ｌ，，Ｌ２の信号全体が変動する場合、
それにともないＶａとｖｂも変化し、Ｖｓもまた変化す
る。
それにともないＶａとｖｂも変化し、Ｖｓもまた変化す
る。
遅延回路５の遅延時間内の入力信号の変動レベルが、コ
ンパレータ３，４のヒステリシスレベル以内であれば、
常に最適の基準電圧Ｖｓを維持することができ、誤パル
スを出力することはない。
ンパレータ３，４のヒステリシスレベル以内であれば、
常に最適の基準電圧Ｖｓを維持することができ、誤パル
スを出力することはない。
第６図示の如く、入力信号全体の変動がある場合におい
ても、全体のレベルが安定している第５図示の出力と同
じものが得られる。
ても、全体のレベルが安定している第５図示の出力と同
じものが得られる。
以上の説明では、抵抗Ｒ３とＲ４の定数を同じものにし
、基準電圧ＶｓをＶａとｖｂの中間電圧にしているが、
抵抗Ｒ３とＲ４の定数の比を変えることにより、Ｖａと
ｖｂの間のレベルであれば、任意の電圧に基準電圧Ｖｓ
を設定することができる。
、基準電圧ＶｓをＶａとｖｂの中間電圧にしているが、
抵抗Ｒ３とＲ４の定数の比を変えることにより、Ｖａと
ｖｂの間のレベルであれば、任意の電圧に基準電圧Ｖｓ
を設定することができる。
またこの実施例では、入力信号が２相で一部がラップし
ているものについて説明しているが、入力信号の相数が
２相以上であれば、相間の信号のラップ状態など限定す
るものではない。
ているものについて説明しているが、入力信号の相数が
２相以上であれば、相間の信号のラップ状態など限定す
るものではない。
以上のように、この発明によれば、簡易な回路であるに
もかかわらず、入力信号レベルが変動した場合において
も常に安定した波形整形が行なえるばかりでなく、比較
基準電圧が従来回路の如く電源電圧に依存していないの
で、電源電圧が多少変動しても、その影響は全くなく、
また電源電圧の精密は調整も不用なので、安価で高精度
の波形整形回路を提供することができる。
もかかわらず、入力信号レベルが変動した場合において
も常に安定した波形整形が行なえるばかりでなく、比較
基準電圧が従来回路の如く電源電圧に依存していないの
で、電源電圧が多少変動しても、その影響は全くなく、
また電源電圧の精密は調整も不用なので、安価で高精度
の波形整形回路を提供することができる。
第１図は従来の波形整形回路の１例を示す回路図、第２
図、第３図は第１図の動作を説明する説明図、第４図は
この発明の一実施例を示す回路図、第５図、第６図は第
４図の動作を説明する説明図である。 図中、１，２はバツファアンプ、３，４はコンパレータ
、５は遅延回路、６〜９はダイオード、Ｒ３，Ｒ４は抵
抗である。 なお、図中同一符号は同一または相当部分を示す。
図、第３図は第１図の動作を説明する説明図、第４図は
この発明の一実施例を示す回路図、第５図、第６図は第
４図の動作を説明する説明図である。 図中、１，２はバツファアンプ、３，４はコンパレータ
、５は遅延回路、６〜９はダイオード、Ｒ３，Ｒ４は抵
抗である。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 高いレベルと低いレベルが交互に到来する２相以上
のパルスを波形整形するものにおいて、各各の相から高
レベルのオアと、低レベルのオアをとる回路と、これら
のレベルからコンパレータの比較基準電圧を決める回路
と、上記コンパレータに加わる上記比較基準電圧の変化
を、入力信号の変化より遅らせる回路とを備えているこ
とを特徴とする波形整形回路。 ２ コンパレータはヒステリシス特性を有することを特
徴とする特許請求の範囲第１項記載の波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3664179A JPS5849047B2 (ja) | 1979-03-27 | 1979-03-27 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3664179A JPS5849047B2 (ja) | 1979-03-27 | 1979-03-27 | 波形整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55128921A JPS55128921A (en) | 1980-10-06 |
| JPS5849047B2 true JPS5849047B2 (ja) | 1983-11-01 |
Family
ID=12475463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3664179A Expired JPS5849047B2 (ja) | 1979-03-27 | 1979-03-27 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5849047B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62184260A (ja) * | 1986-02-10 | 1987-08-12 | Mazda Motor Corp | エンジン・トランスミツシヨン系のバサンサ装置 |
| JPS62184258A (ja) * | 1986-02-10 | 1987-08-12 | Mazda Motor Corp | エンジン・トランスミツシヨン系のバサンサ装置 |
| JPH0539232Y2 (ja) * | 1987-12-14 | 1993-10-05 |
-
1979
- 1979-03-27 JP JP3664179A patent/JPS5849047B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62184260A (ja) * | 1986-02-10 | 1987-08-12 | Mazda Motor Corp | エンジン・トランスミツシヨン系のバサンサ装置 |
| JPS62184258A (ja) * | 1986-02-10 | 1987-08-12 | Mazda Motor Corp | エンジン・トランスミツシヨン系のバサンサ装置 |
| JPH0539232Y2 (ja) * | 1987-12-14 | 1993-10-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55128921A (en) | 1980-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962380A (en) | Method and apparatus for calibrating an interleaved digitizer | |
| JPS62233912A (ja) | 可変遅延回路 | |
| US4061909A (en) | Variable waveform synthesizer using digital circuitry | |
| JP2649390B2 (ja) | 信号内挿回路 | |
| JPS5849047B2 (ja) | 波形整形回路 | |
| US7084802B1 (en) | Signal processing circuit | |
| US4335596A (en) | Device for measuring the operation of a timepiece movement | |
| JPS5849046B2 (ja) | 波形整形回路 | |
| JP2622845B2 (ja) | 遅延時間測定回路 | |
| JPH0514150A (ja) | 可変遅延装置 | |
| JP2807581B2 (ja) | アナログ・デジタル変換回路 | |
| JPH057900B2 (ja) | ||
| JP3256253B2 (ja) | パルス密度変調形ｄ／ａ変換回路 | |
| JPH06232699A (ja) | パルス発生装置 | |
| JPS6022679Y2 (ja) | Ｄ／ａコンバ−タ | |
| JPH0410807A (ja) | クロック信号発生回路 | |
| US20040130333A1 (en) | Rf power measurement | |
| JPH07321612A (ja) | 周波数逓倍回路 | |
| SU1465799A1 (ru) | Измеритель девиации частоты | |
| JPS6033631Y2 (ja) | 自己出力選択形ワンシヨツト回路 | |
| JPH02193411A (ja) | ジッタ発生回路 | |
| JPS6215917A (ja) | 高速コンパレ−タ | |
| SU970666A1 (ru) | Устройство временной задержки | |
| JPH0256853B2 (ja) | ||
| JPS6239569B2 (ja) |