SU1465799A1

SU1465799A1 - Измеритель девиации частоты

Info

Publication number: SU1465799A1
Application number: SU874210252A
Authority: SU
Inventors: Виталий Владимирович Бабкин; Александр Иванович Колбасин; Наталья Михайловна Тураш
Original assignee: Предприятие П/Я В-2539
Priority date: 1987-03-16
Filing date: 1987-03-16
Publication date: 1989-03-15

Abstract

Изобретение относитс к электроизмерительной технике. Цель изобретени - повышение точности и быстродействи измерител девиации. Делитель на два 6 входного сигнала уменьшает погрешность,, вызванную неравенством нулю порога срабатывани формировател 2. Коммутаторы 1, 17, частотомер 4, счетчики 11, 13, блоки сравнени 14-16 кодов обеспечивают измерение максимального периода ЧМ сигнала при сравнении всех без исключени периодов Ч1-1 сигнала и точное значение частот модулирующего сигнала и промежуточной частоты. Вычислительное устройство 19 производит вычисление пикового значени девиации и управл ет совместно с блоком управлени 3 работой устройства. 1 з.п. ф-лы, 1 ил.

Description

Изобретение относится к радиоизмерительной технике и предназначено для измерения девиации частоты.

Целью изобретения является повышение точности и быстродействия измерителя девиации частоты;

На чертеже представлена структурная схема измерителя девиации частоты.

Измеритель девиации частоты содержит коммутатор 1, формирователь 2, блок 3 управления ,частотомер 4, генератор 5 опорной частоты, делитель 6 «а два, инвертор 7, ключи 8, 9, регистр 10, счетчики 11, 12,регистр 13, блоки 14-16 сравнения кодов, коммутатор 17, буферный регистр 18. '

Блок 3 управления содержит вычислительный блок 19, дешифратор 20, триггер 21, одновибраторы 22-24, элементы 25-27 задержки, элементы ИЛИ 28, 29.

Вход формирователя 2 является первым входом измерителя, вторым входом которого является первый вход первого коммутатора 1, первый выход блока 3 управления подключен Ικ первым входам регистров 10 и 13,

I выход генератора 5 опорной частоты подключен к входам ключей 8, 9, выход формирователя 2 подключен к второму входу первого коммутатора 1 и входу делителя 6 на два, торого подключен к входу 7, первому входу блока 3 и второму входу ключа 9, тора 7 подключен к второму входу ключа 8 и второму входу блока 3 управления, выход ключа 9 подключен к первому входу счетчика 12, второй вход которого подключен к пятому выходу блока 3 выход которого входу счетчика рого подключен информационные подключены к первым информационным входам блока 15 сравнения кодов и информационным входам регистра 13, информационные выходы которого подключены к вторым информационным входам коммутатора 17, вторым информационным входам блока.16 сравнения кодов и вторым информационным' входам блока 15 сравнения кодов, выход которого подключен к второму входу регистра 13, информационные выходы выход коинвертора управления выход инвер10 управления, второй подключен к второму

11, первый вход кото*· к выходу ключа 8, выходы счетчика 12 счетчика 11 подключены к вторым информационным входам блока 14 сравнения и информационным входам регистра 10, информационные выходы которого подключены к вторым информационным входам блока 16 сравнения кодов, вторым входам коммутатора 17 и первым входам блока 14 сравнения кодов, выход которого подключен к второму входу регистра 10, вход блока 15 сравнения подключен к четвертому выходу блока 3 управления, третий выход которого подключен к входу блока 14 сравнения, выход блока 16 сравнения кодов подключен к управляющему входу коммутатора 17, информационные выходы которого подключены к информационным входам буферного регистра 18, первый, второй и третий управляющие входы которого подключены соответственно к первому, шее-, тому, седьмому выходам блока 3 управления, восьмой выход которого подключен к второму входу коммутатора 1, выход которого подключен к входу частотомера 4. Вход дешифратора 20 блока 3 управления подключен к адресным выходам вычислительного блока (ЭВМ) 19, информационные входы которого подключены к выходу буферного 4, элемента одновибраодновибра50 регистра 18 и частотомера Выходы дешифратора 20, ИЛИ 29, одновибратора 23,

22, элемента ИЛИ 28,

24, элемента 25 задержки и триг21 являются соответственно первторым, третьим, четвертым, [, шестым, седьмым и восьмым выходами блока 3 управления, первый выход дешифратора 20 подключен к первому входу триггер 21, второй выход дешифратора 20 подключен к второму входу триггера 21, первым входам элементов ИЛИ 28 и 29, третий выход дешифратора 20 подключен к входу одновибратора 24 и входу элемента 25 задержки, 'выход одновибратора 22 через элемент 26 задержки подключен к второму входу элемента ИЛИ 28, выход одновибратора 23 через элемент 27 задержки подключен к второму входу элемента ИЛИ 29.

Структурная схема ЭВМ - типовая (например, Электроника ДЗ-28). Буферный регистр 18, имеющий три устойчивых состояния (0, 1 и высокий выходной импеданс), обеспечивает подключение на общую шину ввода интора . .тора !

гера I вым, : пятым формации в ЭВМ двух источников информации - частотомера 4 и коммутатора 17. Дешифратор 20, одновибратор 24 и элемент 25 задержки обеспечивают формирование временной диаграммы управления буферным регистром 18 по кодам адресной магистрали ЭВМ.

Устройство работает следующим образом.

По адресным шинам ЭВМ 19 выдается код, который, поступая в блок 3 управления на входы дешифратора 20,' обеспечивает появление на втором выходе дешифратора 20 сигнала, устанавливающего все узлы в измерителе в исходное состояние..По окончании этого сигнала измеритель осуществляет измерение максимального значения периода ПЧ (Т_макс) и промежуточную частоту (£_пч).

На вход коммутатора 1 с выхода триггера 21 блока 3 управления поступает сигнал, разрешающий прохождение на вход частотомера 4 промежуточной частоты, значение которой с выхода частотомера 4 передается в ЭВМ 19 и хранится в памяти.

Частотно-модулированный сигнал промежуточной частоты в формирователе 2 преобразуется в прямоугольные импульсы с сохранением закона модуляции и поступает на вход делителя 6 на два, который обеспечивает вщцеление четных и нечетных перйо—' дов ПЧ. Четные периоды, поступая на вход ключа 9, открывают его, на второй его вход с генератора 5 опорной частоты поступает опорная частота. На выходе ключа 9 получаем четные, модулированные по длительности периоды ПЧ, которые в счетчике 12 . преобразуются в цифровой код, который поступает на первые информа— ционные входы блока 15 сравнения кодов, на вторые информационные входы которого поступает код, записанный в регистре 13. На управляющий вход блока 15 сравнения с выхода одновибратора 22 поступает импульс, вырабатываеьый по концу четного периода ПЧ и появляющийся на выходе блока 15 сравнения в случае, если (Т waKc ) N_2h(T_2n), где η =0,1,2,...; Ν^(Τ_Ληκε) - максимальное значение четных периодов ПЧ,хра нящихся в первом регистре;

Ν_2η(Т_1п) “ текущее значение четных периодов ПЧ, выдаваемое первым счетчиком, и осуществляет запись в регистр данного значения.

Затем импульс, вырабатываемый одновибратором 22, задерживается элементом 26 задержки (на время, достаточное для записи в регистр 13) и поступает через элемент ИЛИ 28 на второй вход счетчика 12,устанавливая его в начальное состояние, и измерения повторяются.

Нечетные периоды с выхода инвертора 7, поступая на вход ключа 8, открывают его. На другой вход ключа 8 с. генератора 5 опорной частоты поступает опорная частота. На выходе ключа 8 получаем нечетные, модулированные по длительности периоды ПЧ, которые в счетчике 11 преобразуются в цифровой код, который поступает на первые информационные входы блока сравнения кодов, на вторые информационные входы которого поступает код, записанный в регистре 10. На управляющий вход блока 14 сравнения кодов с выхода одновибратора 23 поступает импульс, вырабатываемый по концу нечетного периода ПЧ, который появляется на выходе блока 14 сравнения в случае, если (Т|^_п4, ) I где η =0,1,2,...;

(T^dtt) - максимальное значение нечетных периодов ПЧ, хранящихся во втором регистре;

Ν_1η.,(Τ_ίη+,) ~ текущее значение нечетных периодов ПЧ, выдаваемое вторым счетчиком, и осуществляется запись в регистр данного значения. Затем импульс, вырабатываемый одновибратором 23, задерживается элементом 26 задержки (на время, достаточное для записи в регистр 10) и поступает через элемент ИЛИ 29 на второй вход счетчика 11, устанавливая его в начальное состояние, и измерения повторяются. Значения кодов, хранящихся в регистрах 10, 13, поступают на входы коммутатора 17 и блока 16 срав нения, где сравниваются,,, в результате чего на выходе блока 16 сравнения появляется сигнал, подключающий на выход коммутатора 17 максимальное значение периода ΪΊ4 (Т_микс).

По адресным шинам ЭВИ 19 выдается код, который, поступая в блок 1 управления на входы дешифратора 20, обеспечивает появление на третьем его выходе сигнала, по переднему фронту которого одновибратор выделяет импульс, переписывающий значение Т_макс в буферный регистр

18. Сигнал с третьего выхода дешифратора 20, задержанный элементом задержки на время записи Т_М01КС в буферный регистр 18, поступает на третий управляющий вход буферного регистра 18,обеспечивая считывание значения Т_Мпк< в память ЭВМ.

Затем по адресным шинам ЭВМ 19 выдается код. который обеспечивает переключение в блоке 3 управления триггера 21 в 'единичное состояние, сигнал с выхода которого, поступая на второй вход коммутатора 1, подключает на вход частотомера 4 модулирующую частоту F, которая измеряется им и выдается в память ЭВМ 19.

В ЭВМ 19 пиковое значение девиации вычисляется по формуле

Др — 1 Г I I мсхкс.

т”м«7Г ^пч'' ΗηΤκτζ;;/' где T_jAcw; ~ максимальный период ЧМ сигнала, перенесенного на промежуточную частоту;

£_пч ~ значение промежуточной частоты;

F - частота модулирующего сигнала.

Введение в измеритель делителя позволяет существенно уменьшить погрешность, вызванную неравенством нулю и нестабильностью порога срабатывания формирователя поскольку величина периода сигнала (.в отличие от полупериода) не зависит от уровня срабатывания формирователя.

Введение первого коммутатора,час«тотомера и измерение значения только позволяет значительно точнее измерять пиковое значение девиации, так как: а) не происходит усреднения его относительно несущей частоты, как это имеет место при измерении его по значениям Т _MWiC и Т_Л,_МН ; б) погрешность дискретности при измерении Т _Mowc минимальна, так как Т _макс больше остальных значений периодов ЧМ сигнала; в) измерение частоты модуляции позволяет ввести поправку, связанную с усреднением мгновенной частоты за время измерения периода. Введение инвертора, второго ключа, второго счетчика, третьего блока сравнения, второго коммутатора и буферного регистра позволило минимум в два раза повысить быстродействие, так как осуществля— ется сравнение всех без исключения периодов ЧМ сигнала.

Claims

Формула, изобретения

20 1· Измеритель девиации частоты, содержащий формирователь импульсов, генератор опорной частоты, ключ, два регистра, счетчик, два блока сравнения кодов и блок управления,

25 причем вход формирователя соединен с первым входом измерителя, первый выход блока управления подключен к первым входам регистров/ выход генератора опорной частоты подключен к

30 первому входу первого ключа, выход которого подключен к первому входу первого счетчика, второй вход которого подключен к второму выходу блока управления, информационные выходы

35 первого счетчика подключены к информационным входам первого регистра и первым информационным входам первого блока, сравнения кодов, вторые информационные входы которого ₄₀ подключены к информационным выходам первого регистра, к второму входу которого'подключен выход первого блока сравнения 'кодов, вход которого подключен, к третьему выходу блока уп₄₅ равления, четвертый выход которого подключен к еходу второго блока сравнения кодов, выход которого подключен к второму входу второго регистра, информационные выходы которого подключены к первым входам второго ьо ..

блока сравнения, о тличающийс я тем, .что, с целью повышения точности и быстродействия измерителя, в него дополнительно введены частоgg томер, делитель на два, инвертор, второй ключ, второй счетчик, два коммутатора, третий блок сравнения .кодов, буферный регистр, причем второй вход измерителя соединен с пер1465799 вым входом первого коммутатора, второй вход которого подключен к восьмому выходу блока управления, выход формирователя подключен к третьему входу первого коммутатора и входу делителя на два, выход которого подключен к первому входу блока управ-, ления, второму входу второго ключа и входу инвертора, выход которого подключен к второму входу блока управления и второму входу первого ключа, первый вход второго ключа подключен к выходу генератора опорной частоты, выход второго ключа подключен к первому входу второго счетчика, второй вход которого подключен к пятому выходу блока управления, информационные выходы второго счетчика подключены к вторым информационным входам второго блока сравнения и информационным входам второго регистра, информационные выходы которого;, подключены к первым информационным входам третьего блока сравнения кодов и первым входам второго коммутатора, информационные выходы первого регистра подключены к вторым информационным входам второго коммутатора и вторым информационным входам третьего блока сравнения кодов, выход которого подключен к управляющему входу второго коммутатора, информационные выходы которого подключены к информационным входам буферного регистра, первый управляющий вход которого подключен к первому выходу блока управления, шестой выход которого подключен к второму управляющему входу буферного регистра, третий управляющий вход которого подключен к седьмому выходу блока управления, информационные входы блока управления соединены с выходами буферного регистра и часто5 томера, вход буферного регистра подключен к выходу первого коммутатора.
2. Измеритель по п.1, отличающийся тем, что блок управления содержит вычислительный

10 блок, дешифратор, триггер, три одновибратора, три элемента задержки и два элемента ИЛИ, причем входы первого и второго одновибраторов и дешифратора являются соответственно

15 первым, вторым и третьим входами блока управления, первый вход триггера подключен к первому выходу дешифратора, второй выход которого подключен к второму входу триггера, первым

20 входам элементов ИЛИ и первому выходу блока управления, выходы первого элемента ИЛИ, первого одновибратора, второго одновибратора, второго элемента ИЛИ, третьего одновибрато25 ра, третьего элемента задержки и триггера соединены соответственно с вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым выходами блока управления, третий выход де30 шифратора подключен к входам третьего одновибратора и третьего элемента задержки, выход первого одновибратора через первый элемент задержки соединен с вторым входом первого элемента ИЛИ, выход второго одновибратора через второй элемент задержки соединен с вторым входом второго элемента-ИЛИ, вход дешифратора соединен с адресным выходом вычисли₄₀ тельного блока, входы которого являются информационными входами блока управления.