SU1379939A1 - Цифровой демодул тор сигналов с фазово-импульсной модул цией - Google Patents

Цифровой демодул тор сигналов с фазово-импульсной модул цией Download PDF

Info

Publication number
SU1379939A1
SU1379939A1 SU853933576A SU3933576A SU1379939A1 SU 1379939 A1 SU1379939 A1 SU 1379939A1 SU 853933576 A SU853933576 A SU 853933576A SU 3933576 A SU3933576 A SU 3933576A SU 1379939 A1 SU1379939 A1 SU 1379939A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
register
pulse
inputs
Prior art date
Application number
SU853933576A
Other languages
English (en)
Inventor
Николай Иванович Козленко
Валерий Иванович Сапрыкин
Владимир Викторович Потимков
Алексей Николаевич Асосков
Original Assignee
Предприятие П/Я Р-6208
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6208 filed Critical Предприятие П/Я Р-6208
Priority to SU853933576A priority Critical patent/SU1379939A1/ru
Application granted granted Critical
Publication of SU1379939A1 publication Critical patent/SU1379939A1/ru

Links

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дл  модул ции дискретных и аналоговых сигналов с фазово-импульсной модул цией. Целью изобретени   вл ет- с  повышение надежности и точности восстановлени  фазово-модулированного передаваемого сигнала. Лл  достижени  поставленной цели в устройство, содержащее блок 1 задержки, RS-триггер 2, генератор 3 опорной частоты, счетчик 4 импульсов, блок 5 пам ти, коммутатор 6 и регистр 7, дополнительно введены регистр 8, вычитающий блок 9, преобразователь 10 код-частота, реверсивный счетчик 11 импульсов и циф- роаналоговый преобразователь 12. Введение этих блоков позвол ет проводить на выходе устройства более точную аппроксимацию выходного сигнала, повысить надежность и точность восстановлени  передаваемого сигнала с фазово-импульсной модул цией. 1 ил. С (Л

Description

в/.
1Z
выхЛ
00 kj
Р СО
СО
Изобретение относитс  к импульсно технике и может быть использовано дл модул ции дискретных и непрерывных сигналов с фазово-импульсной модул цией .
Цель изобретени  - повьшение надежности и точности восстановлени  фазово-модулированного передаваемого сигнала.
На чертеже представлена блок-схем цифрового демодул тора сигналов с фазово-импульсной модул цией.
Демодул тор содержит блок 1 задержки , RSrTpnrrep 2, генератор 3 опорной частоты, счетчик А импульсов блок 5 пам ти, коммутатор 6, регистры 7 и 8, вычитающий блок 9, преобразователь 10 код - частота, ревер- счетчик 11 импульсов, цифро- аналоговый преобразователь 12, при этом первый вход RS-триггера 2 подключен к шине информационных импульсов , а его выход - к управл ющему входу коммутатора 6 и управл ющему входу счетчика , тактовый вход которого соединен с тактовьт входом преобразовател  10 код - частота и выходом генератора 3 опорной частоты , а разр дные выходы - с первыми входами коммутатора 6, вторые входы которого соединены с выходами блока 5 пам ти, а выходы - с входами регистра 7, выходы которого соединены
5
адресные входы которого соединены с выходами вычитающего блока 9, и счетчика 14 импульсов, D-входы которого соединены с выходами ПЗУ, R-вход - с выходом блока 1 задержки, а тактовый вход - с выходом генератора 3 опорной частоты.
Цифровой демодул тор сигналов с 0 фазово-импульсной модул цией работает следующим образом.
На первую входную шину устройства поступают информационные импульсы с фазово-импульсной модул цией, на вторую входную шину - тактовые импульсы (ТИ). Приход щие ТИ поступают на блок 1 задержки и одновременно на регистр 8, при этом значение кода, которое хранитс  в регистре 7, переписываетс  в регистр 8. С помощью задержанных ТИ, поступающих на регистр 7,значение выходного кода коммутатора 6 переписываетс  в регистр 7. Задержанные ТИ, поступающие на второй вход RS-триггера 2, устанавливают его в состо ние Лог.О, обнул ют счетчик 4 и поступают на вход преобра зовате- л  10 код - частота. Сигнал с выхода RS-триггера 2  вл етс  управл ющим дл  счетчика 4 и коммутатора 6. Если этот сигнал представл ет собой Лог.0, то счетчик 4 работает в режиме Разрешение счета, а коммутатор 6 пропускает на входы регист0
5
0
с первой выходной шиной, первыми вхо- j pa 7 цифровые значени  математическодами вычитающего блока 9 и входами регистра 8, выходы которого соединены с вторыми входами вычитающего блока 9, выходы которого соединены с
го ожидани , которые хран тс  в блоке 5 пам ти. При этом каждый импульс, поступающий с генератора 3 на тактовый вход счетчика 4, измен ет его выго ожидани , которые хран тс  в блоке 5 пам ти. При этом каждый импульс, поступающий с генератора 3 на тактовый вход счетчика 4, измен ет его выпходами преобразовател  10 код - ходное значение на один шаг квантоватота , а выход знакового разр да - с управл ющим входом реверсивного счетчика 11, тактовый вход которого соединен с выходом преобразовател  10 код - частота, а разр дные выходы - с входами цифроаналогового преобразовател  12, выход которого соединен с второй выходной шиной, а шина тактовых импульсов соединена с тактовым входом регистра 8 и входом блока 1 задержки, первый выход которого соединен с тактовым входом регистра 7, а в,торой выход подсоединен к второму входу RS-триггера 2, R-входу счетчика 4 и установочному входу преобразовател  10 код - частота.
Преобразователь 10 код - частота может быть выполнен из посто нного запоминающего устройства (ПЗУ) 13,
го ожидани , которые хран тс  в блоке 5 пам ти. При этом каждый импульс, поступающий с генератора 3 на тактовый вход счетчика 4, измен ет его выходное значение на один шаг квантовас
0
5
ни  динамического диапазона выходного сигнала,
В момент прихода информационного импульса RS-триггер 2 устанавливаетс  в состо ние Лог.1, под управл ющим воздействием которого счетчик 4 переходит в режим Остановка счета , коммутатор 6 переключаетс  и через него на регистр 7, вместо математического ожидани , поступает текущее значение кода на разр дных выходах счетчика 4, которое представл ет собой цифровое значение передаваемого информационного сигнала в данном так- товом интервале, В регистры 7 и 8 с помощью ТИ записываютс  предшествующие и текущие значени  информации в цифровом коде. Вычитающий блок 9
определ ет разность этих значений информации и знак разности.
Цифровой сигнал вычитающего устройства поступает на преобразователь 10, представл ющий собой синтезатор частот, который преобразует сигнал с выхода вычитающего блока 9 в импульсную последовательность, котора  представл ет собой равномерно расположенные на тактовом интервале импульсы , причем количество импульсов на тактовом интервале численно равно разности, полученной на выходе вычитающего блока 9.
Под действием зтих импульсов в течение тактового интервала реверсивный счетчик 11 равномерно измен ет свое состо ние на величину разности, полученной на выходе вычитающего блока 9, При этом если разность положительна , то число на выходе реверсивного счетчика 11 увеличиваетс  и уменьшаетс , если разность отрицательна .
В случае отсутстви  на тактовом интервале информационного импульса из-за наличи  в канале св зи помех, вызывающих его стирание, RS-триг- гер 2 остаетс  в состо нии Лог.О и значение математического ожидани  через коммутатор 6 поступает на входы регистра 7. В результате на выходе регистра 7 вместо максимально возможного (ошибочного) значени  кода н выходах счетчика 4 за врем  тактовог интервала при отсутствии информационного импульса, стертого помехами в канале св зи, запоминаетс  на врем  одного такта значение кода из блока 5 пам ти, соответствующее наиболее веро тному среднестатистическому значению передаваемого сигнала (математическому ожиданию). Устройство продолжает работать по описанному алгоритму .
Таким образом, на выходе реверсивного счетчика 11 получаетс  демодули рованный сигнал в цифровой форме, который с помощью ПАП 12 преобразуетс  в аналоговую форму. Дискретное зна-. чение фазы информационных импульсов на каждом тактовом интервале устанавливаетс  на выходах регистра 7, откуда в цифровом виде может передаватьс  дл  дальнейшей обработки или использовани  в ЭВМ.
Преобразователь 10 код - частота работает следующим образом.
5
0
5
0
5
0
5
0
5
С выхода вычитающего блока 9 цифровой сигнал поступает на адресные входы ПЗУ 13, которое генерирует измен ющийс  в каждом тактовом интервале программируемый цифровой код, который поступает на D-входы счетчика 14. Приход щие с блока 1 задержки ТИ обнул ют счетчик 14, при этом на выходе переноса зтого счетчика возникает импульс, с помощью которого в него запишетс  числовое значение кода с выхода ПЗУ 13, т.е. осуществитс  его переустановка. После этого счетчик 14 начинает считать на вычитание , и как только достигнет нулевого состо ни , на выходе переноса оп ть по витс  импульс, под управл ющим воздействием которого вновь произойдет переустановка кода, поступающего с ПЗУ 13. Код, записанный в ПЗУ 13, программируетс  так, чтобы в течение тактового интервала счетчик 14 отрабатывал таких циклов,равное числу на выходе вычитающего блока 9.
Таким образом, введение в цифровой демодул тор сигналов с фазово-им- пульсной модул цией второго регистра, вычитающего блока, преобразовател  код - частота, реверсивного счетчика и ЦАП позвол ет проводить на выходе устройства более точную аппроксимацию выходного сигнала, что способствует использованию демодул тора дл  обработки непрерывных сигналов, а введение блока пам ти уменьшает ошибки демодул ции при стертом информационном импульсе, т.е. с помощью новых элементов и св зей повышаютс  надежность и точность восстановлени  передаваемого сигнала с фа- зово-импульсной модул цией.

Claims (1)

  1. Формула изобретени 
    Цифровой демодул тор сигналов с фазово-импульсной модул цией, содержащий RS-триггер, первый вход которого соединен с шиной информационных импульсов, а выход - с управл ющ1гм входом счетчика импульсов, тактовый вход которого соединен с выходом генератора опорной частоты, и первый регистр, выходы которого соединены с первой выходной шиной, шину та;сто- вых импульсов,- отличающий- с   тем, что, с целью повышени  надежности и точности восстановлени  передаваемого сигнала, в него дополнительно введены блок задержки, блок пам ти, коммутатор и соединенные последовательно второй регистр, вычитающий блок, преобразователь код - частота, реверсивный счетчик импульсов и цифроаналоговый преобразователь , выход которого соединен с второй выходной шиной, при этом шина тактовых импульсов подключена к тактовому входу второго регистра и к входу блока задержки, первый выход которого соединен с тактовым входом первого регистра, а второй выход с вторым входом RS-триггера, устано- j частота соединен с выходом генератовочным входом преобразовател  код ра опорной частоты.
    799396
    частота и R-входом счетчика импульсов , разр дные выходы которого соединены с первыми входами коммутатора, , вторые входы которого соединены с выходами блока пам ти, управл ющий вход - с выходом RS-триггера, а выходы - с входами первого регистра, выходы Которого соединены с входами 10 второго регистра и вторыми входами вычитающего блока, выход знакового разр да которого соединен с управл ющим входом реверсивного счетчика, а тактовый вход преобразовател  код ра опорной частоты.
SU853933576A 1985-07-26 1985-07-26 Цифровой демодул тор сигналов с фазово-импульсной модул цией SU1379939A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853933576A SU1379939A1 (ru) 1985-07-26 1985-07-26 Цифровой демодул тор сигналов с фазово-импульсной модул цией

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853933576A SU1379939A1 (ru) 1985-07-26 1985-07-26 Цифровой демодул тор сигналов с фазово-импульсной модул цией

Publications (1)

Publication Number Publication Date
SU1379939A1 true SU1379939A1 (ru) 1988-03-07

Family

ID=21190591

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853933576A SU1379939A1 (ru) 1985-07-26 1985-07-26 Цифровой демодул тор сигналов с фазово-импульсной модул цией

Country Status (1)

Country Link
SU (1) SU1379939A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2556429C1 (ru) * 2014-07-14 2015-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Некогерентный цифровой демодулятор "в целом" кодированных сигналов с фазовой манипуляцией

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1137576, кл. Н 03 К 9/04, 1983. Гитис Э.И. и др. Аналого-цифровые преобразователи. М., 1981, с. 141, рис. 4. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2556429C1 (ru) * 2014-07-14 2015-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Некогерентный цифровой демодулятор "в целом" кодированных сигналов с фазовой манипуляцией

Similar Documents

Publication Publication Date Title
SU1379939A1 (ru) Цифровой демодул тор сигналов с фазово-импульсной модул цией
SU1166291A1 (ru) Многоканальный преобразователь кода во временной интервал
SU1591010A1 (ru) Цифровой интегратор
SU1720061A1 (ru) Электронные часы
SU1492478A1 (ru) След щий аналого-цифровой преобразователь
SU1056220A1 (ru) Устройство дл линеаризации характеристик измерительных преобразователей
SU1338093A1 (ru) Устройство слежени за задержкой кодовой последовательности
SU1046927A1 (ru) Многоканальный цифрово-аналоговый преобразователь
SU1259494A1 (ru) Преобразователь кодов
SU993245A1 (ru) Преобразователь последовательного двоичного кода в число-импульсный код
RU1775854C (ru) Управл емый делитель частоты следовани импульсов
SU565309A1 (ru) Накапливающий регистр
SU1401479A1 (ru) Многофункциональный преобразователь
SU1117848A1 (ru) Дешифратор двоичного циклического кода
SU1305822A1 (ru) Умножитель частоты
SU1130862A1 (ru) Вычислительное устройство
SU1327317A1 (ru) Многоканальный демодул тор дискретных сигналов
SU1201836A1 (ru) Устройство дл вычислени модул вектора
SU726671A1 (ru) Цифровой некогерентный дискриминатор задержки псевдослучайного радиосигнала
SU1495800A1 (ru) Устройство дл контрол информации в параллельном коде
SU1038880A1 (ru) Масштабирующий преобразователь
SU1547079A1 (ru) Устройство дл амплитудной коррекции кодов
SU1168948A1 (ru) Устройство дл обнаружени ошибок в параллельном @ -разр дном коде
SU1285605A1 (ru) Кодовый преобразователь
SU799119A1 (ru) Дискриминатор временного положени СигНАлОВ