SU726671A1 - Цифровой некогерентный дискриминатор задержки псевдослучайного радиосигнала - Google Patents

Description

(54) ЦИФРОВОЙ НЕКОГЕРЕНТНЫЙ ДИСКРИМИНАТОР ЗАДЕРЖКИ ПСЕВДОСЛУЧАЙНОГО РАДИОСИГНАЛА

Изобретение относитс  к радиосв зи и может использоватьс  в системах, псевдослучайных ПС радиосигнал которых представл ет собой,гармоническое колебание , манипулированное по фазе двоичной кодовой ПС-последовательностью, вырабатываемой регистром сдвига с обратными св з ми или логическими элементами. Известен ци4ровой некогерентный дискриминатор задержки псевдослучайного радиосигнала , содержащий объединенные по входу первый и второй перемножители, выход каждого из которых через последовательно соединенные реверсивный счетчик и стробирующий блок подключен к соответствующему входу вычитающего блока, а также опорный генератор, выходы которого подключены к другим входам первб го и второго перемножителей i Однако известный дискриминатор задержки имеет низкую надежность и точность . Цель изобретени  - повышение точности . Дл  этого в цифровой некогерентный дискриминатор задержки псевдослучайного радиосигнала, содержащий объединенные по входу первый и второй перемножители, выход каждого из которых через последовательно соединенные реверсивный счетчик и стробирующий блок подключен к соответствующему входу вычитающего блока, а также опорный генератор, въкоды которого подключены к другим входам первого и второго перемножителей, введены формирователь входного сигнала, блок задержки и два формировател  импульсов, причем выход формировател  входного сигнала подключен к входам перемиожителей, дополнительный выход опорного генератора через последовательно соединенные первый формирователь импульсов и блок задержки подключен к вторым входам реверсивных счетчиков, третьи вхоДы-которых соединены с выходом второго формировател  импульсов:, вход которого объединен с входом опорного генератора, а выход первого формировател  импульсов подклк 3726

чен к nfjyrHM входам стробирующю;; блоков , кроме того опорный генератор выполнен в виде последовательно соединенных первого и второго делителей частоты И регистра сдвига с обратньгми св з ми,

выходы которого подключены соответственно к первым входам третьего и четвертого промежителей, вторые входы которых соединены с выходом первого делител  частоты , а разр дные выходы регистра сдвига с обратными св з ми под:с1йоЧеиь1 к входам элемента И, причем вход первого делител  частоты, выходы третьего и чет вертого перемножптелей и выход элемента И  вл ютс  соответственно входом и выходом опорного генератора.

На чертеже приведена структурна  электрическа  схема предложенного устройства .

Цифровой некогерентный дискриминатор содержит формирователь 1 входного сигнала , первый 2 и второй 3 перемножители , реверсивные счетчики 4, 5, стробируюшие блоки б, 7, вычитающий блок 8, блок 9 задержки, два формировател  10, 11 импульсов и опорный генератор 12, который состоит из двух делителей 13, 14ча сТоть1; третьего и четвёртЬГо перемножителей 15, 16 регистра 17 сдвига с обратными св з ми, элемента И 18. ,

Цифровой некогерентный дискриминатор работает следующим образом.

На вход 19 принимае його сигнала поступает ПС-радиосигнал, представл ющий собой гармоническое колебание, манипулированное по фазе двоичной ПОчтоследовательностью , котора   вл етс  модулирующей -функцией. Этот сигнал проходит через формирователь 1 входного сигнала, которы может быть выполнен, например, в виде жесткого ограничител . Образованный при этом сигнал, называемый клиппированным, поступает на первые входы перемножителей 2 и 3 соответственно. На другие входы этих перемножителей 2, 3 подаетс  опорный клиппированный радиосигнал, полученный при перемножении опорных последовательностей .каналов отставани  и опережени , подаваемых на первые входы перемножителей 15 и 16, на вторые входы которых поступает опорный меандр от делител  13 частоты. Этот меандр формируетс  путем делени  частоты опорного синхросигнала, подаваемого на вход 2 О и имеющего вид меандра, которое производитс  делителем 13 частоты. В рассматриваемом примере частота опорного синхросигнала ос 4F и делитель 13 час1- - -. 4

тоты имеет коэф11)ициент делени  l 2, в результате чего частота опорного меандра . Выходные сигналы перемножителей 15 и 16 представл ют собой клиппированные опорные радиосигналы. После перемножени  в перемножител х 2 и 3 клиппированного принимаемого ПСрадиосигнала с опорными клиппированными ПС-радиосигналами каналов отставани  и опережени , поступающими от перемножителей 15 и 16, соответственно, получаютс  два сигнала управлени , которые подаютс  на управл ющие входы реверсивных счетчиков 4 и 5, соответственно. Эти сигналы служат дл  управлени  направлением счета счетных импульсов, подаваемых на счетные входы упом нутых реверсивных счетчиков 4, 5. Счетные импульсы образуютс  из опорного синхросигнала , который проходит через формирователь 11 импульсов. В формирователе 11 Кмпульсов производитс  формирование коротких счетных импульсов из опорного синхросигнала (в рассматриваемом примере - по задним фронтам опорного синхросигнала ), .так что частота следовани  счетных импульсов tc4.-.4 F.

В реверсивных счетчиках 4 и 5 произвойитб  -накопление счетных импульсов, поступающих от формировател  11 импульсов , в течение периода опорной ПС-последовательности . Знак каждого накапливаемого счетного импульса при этом определ етс  пол рностью напр жени , подаваемого на управл ющий вход реверсивного счетчика 4 или 5. По завершении периода ПС-ПоследЬвательнрсти в реверсивных счечиках 4 и 5 будут накоплены числа.

Claims (2)

1. По заверщении периода ПОчюследова- тельности во всех разр дах регистра 17 сдвига с обратнымй св з ми содержатс  единицы, в результате чего на выходе многовходового элемента И 18  вл етс  ненулевое напр жение. В момент по влени  этого напр жени  формирователь 10 импульсов выдаёт импульс, поступающий на управл ющие входы (входы открывани ) стробирующих блоков 6 и 7, которые пропускают содержимое реверсивных счетчиков 4 и 5 и на входы сложени  и вычитани  вычитающего блока 8, соответственно . Существенным  вл етс  то, что из реверсивных счетчиков 4 и 5 в вычитающий блок 8 переписываетс  содержимое без .знака, т.е. в вычитающем блоке 8 выполн етс  операци  вычитани  модул  числа, занесенного в реверсивный счетчик 5, из модул  числа, занесенного в реверсивный счетчик 4: .(,.,,-n,jУпом нутые операции переписи и вычитани  могут быть выполнены в параллельной или последовательной форме. После переписи содержимого реверсивных счет иков 4 и 5 в вычитающий блок 8 на входы сброса этих реверсивных счетчиков 4, 5 поступает короткий импульс от блока 9 задержки, который устанавливает упом нутые реверсивные счетчики 4, 5 в нулевое состо ние и весь цикл работы дискриминатора повтор етс  снова. Дл  обеспечени  несмещенности оценки задержки, образуемой дискриминатором, необходимо, чтобы перепись содер кймбго реверсивных счётгчиков 4 и 5 и их установка в нулевое состо  ние производились за врем , меньшее периоду следовани  счетных импульсбв, Таким образом, введение в известный дискриминатор новых элементов позвол ет использовать в нем цифровой алгоритм об работки сигналов, реализующий цифровые элементы которые отличаютс  от аналогивых большими надежностью и точностью работы . Кроме того, при этом упрощаетс  сбпр жение дисриминатора с последующими цифровыми сглаживающими цеп ми, так как указанное сопр жение может производитьс  без использовани  аналого-цифрового преобразовател . .Формула изобретени  1. Цифровой некогерентный дискриминатор задержки псевдослучайного радиосигнала , содержащий объединенные по входу первый и второй перемножители, вход каждого из которых через последовательно соединённые реверсивный счетчик и стробйрующий блок, подключен к соответствующему входу вычитающего блока, а также опорный генератор, выходы которого подключены к другим входам первого и второго перемножителей, отличающийс  тем, что, с целью повышени  точности, введены формирователь входного сигнала, блок задержки и два формировател  импульсов, причем выход формирова:тел  входного сигнала подключен к входам перемножителей, дополнительный выход опорного генератора через последовательно соединенные первый формирователь импульсов и блок задержки подключен к вторым входам реверсивных счетчиков , третьи входы которых соединены с выходом второго формировател  импульсов, вход которого объединен с выходом опорного генератора, а выход первого формировател  импульсов подключен к другим входам стробирующпх блоков.
2. 2. Дискриминатор по п. 1, о т л и ч аю щ и и с   тем, что опорный генератор выролнен в виде последовательно соединенных первого и второго делителей частоты и perHCTpia сдвига с обратными св з ми, вйходы кото|)6го подключены соответственно к первым входам третьего и четвер- . Того переМножителей, вторые входы которых соединены с выходом первого делител  частоты, а разр дные быходы регистра сдвига с обратными св з ми подключены к Ежодам элемента И, причем вход первого делител  частоты, выходы третьего и четвертого перемножителей и выход эле-« мента И  вл ютс  соответственно- входом и выходом опорного генератора; Источники информации, прин тые во внимание при экспертизе 1. Тузов F. И. Статистическа  теори  приема сложных сигналов , М., Сов. ра1977 , с. 192, рис. 4.1 (прототип).

   -«р тг ,

   726671