SU824212A1 - Устройство дл контрол формирователейМ-пОСлЕдОВАТЕльНОСТЕй - Google Patents

Устройство дл контрол формирователейМ-пОСлЕдОВАТЕльНОСТЕй Download PDF

Info

Publication number
SU824212A1
SU824212A1 SU792774925A SU2774925A SU824212A1 SU 824212 A1 SU824212 A1 SU 824212A1 SU 792774925 A SU792774925 A SU 792774925A SU 2774925 A SU2774925 A SU 2774925A SU 824212 A1 SU824212 A1 SU 824212A1
Authority
SU
USSR - Soviet Union
Prior art keywords
shift register
dividers
output
input
sequence
Prior art date
Application number
SU792774925A
Other languages
English (en)
Inventor
Вячеслав Александрович Макушкин
Original Assignee
Предприятие П/Я А-7418
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7418 filed Critical Предприятие П/Я А-7418
Priority to SU792774925A priority Critical patent/SU824212A1/ru
Application granted granted Critical
Publication of SU824212A1 publication Critical patent/SU824212A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

1
Изобретение относитс  к вычислительной технике и может использоватьс  в устройствах контрол  узлов синхронизации и кодировани .
Известно устройство дл  выделени  ошибок из М-последовательностей, содержащее ключ, регистр сдвига, селектор , полусумматоры и счетчик совпадений 1 ,
Однако такое устройство обладает недостаточной точностью контрол .
Известно также устройство выделени  ошибок из испытательног-о Т1севдослучайного сигнала, работа которого основана на умножении исследуемой М-последовательности с периодом 2-1 на ее порождающий многочлен, делении последовательности, полученной в результате умножени , (непрерывно на порожданвдий многочлен пРИ наличии п+1 тактах сигналов М-последовательности и последовательности, полученной в результате умножени ) прекращении делени  при отсутствии последних и регистрации ошибок 2.
Недостатком известного устройства  в.п етс  то, что в блок умножени  iM-последовательности на ее порождающий многочлен входит такой же генератор М-последовательности, то есть
по вление сбоев в генераторе исследуемой М-последовательности и блоке умножени  М-последовательности на ее порождающий многочлен равноверо тно.
Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  контрол  формирователей М-11оследовательностей, содержащее регистр сдвига, .между выходами со0 ответствук цих разр дов и входом которого включен блок пр мого сдвига кода, элемент сравнени , блок обратного сдвига кода и элемент задерж-. ки f4j ,
5
Недостатком устройства  вл етс  то, что элемент сравнени  работает на частоте генерируемой м-последоватёльности что затрудн ет определение единичных сбоев в устройстве
0 при работе генератора на высокой тактовой частоте, а также необходимость и сложность расчета алгоритма работы блока обратного сдвига кода и элемента задержки.
5
Цель изобретени  - упрощение устройства за счет некритичности его работы к фазам сравниваемых последователь ндстей .
Поставленна  цель достигаетс  тем,

Claims (4)

  1. 0 что в устройство дл  контрол  формирователей М-последовательностей, содержащее п-разр дный регистр сдвига , блок сравнени , первый и второй сумматоры по модулю два, причем выходы k-ro и п-го разр да регистра сдвига соединены соответственно с первым и вторым входами первого сумматора по модулю два, выход которого соединен со входом регистра сдвига , выход блока сравнени   вл етс  выходом устройства, введены первый и второй делители .частоты причем, информационный , вход первого делител  частоты соединен с выходом одного из разр дов регистра сдвиха, выходы 1-г и т-го разр дов которого соединены соответственно с первым и вторым вхо дами второго сумматора по модулю два выход которого соединен с информационным входом второго делител  частоты , выходы делителей частоты соедине ны со входами блока сравнени , управ л ющий вход устройства соединен с управл ющим входом первого и второго делителей частоты. На фиг. 1 приведена блок-схема ус ройства; на фиг. 2 - диаграммы работ трехразр дного генератора при отсут ствии сбоев, на фиг. 3 - то же, при наличии сбо  Устройство содержит регистр 1 сдв га на п-разр дов, состо щий из триггеров 1.1-1.п. Между выходами k-ro и п-го разр дов регистра сдвига вклю чен первый . сумматор 2 по модулю два, выход которого соединен со входом первого разр да регистра 1 сдвига, выходы k-ro и 1-го разр дов регистра сдвига соединены со входами второго сумматора 3 по модулю два, выход п-го разр да регистра сдвига соединен со входом первого делител  4 час тоты, а выход второго сумматора 3 co динен со входом второго делител  5 частоты. Выходы первого и второго де лителей частоты соединены со входами блока б сравнени . Устройство работает следующим образом . В п-разр дномрегистре 1 сдвига с обратной св зью через сумматор 2 по модулю два образуетс  М-последова тельнрсть периода )-tr, где f длительность элемента кода. В частном случае порождающий поли ном генератора М-последовательности имеет вид: Р(х.) , то есть обратна  св зь снимаетс  с п-го и k-ro ра:зр дав регистра сдвига. На вы ходе второго сумма-тора 3 образуетс  та же М-последовательность, но с отличным фазовым сдвигом, что справедливо только дл  М-последовательностей . Чтобы не учитывать фазы сравнивае мых в блоке 6 сравнени  сигналов и понизить частоту работы элемента сравнени , М-последовательности поступают на делители 4 и 5. Коэффициен делени  делителей выбран с таким расчетом, чтобы на элемент сравнени  подавалс  меандр с длительностью импульсов, равной периоду повторени  генерируемых сигналов. Очевидно, что коэффициент делени  делителей должен быть равен удвоенному количеству всех единичных или нулевых серий в генерируемой М-последовательности, Пусть х-число всех серий в М-последовательности , генерируемой п-раэр дным генератором. Известно, что количество серий единиц и нулей, имеющих длительность равную длительности одного элемента кода, равно х/2, количество серий единиц и нулевой , имеющих длительность двух элементов кода, равно количество серий единиц и нулей, имеющих длительность трех элементов кода, равно в з . Это продолжение имеет смысл до одной серии из (п-1) нул , так как в периоде М-последовательности она встречаетс  один раз -JL, .{-nH-l 2 -1 Так как число единичных-серий в периоде М-последовательностИ равно числу нулевых серий, то коэффициент делени  делителей равенг I/ JLn . 2 . Дл  того, чтобы обеспечить синхронность первого переключени  делителей, перед началом работы необходимо нормализовать регистр сдвига и делители. Дл  этого можно, например, записать единицы в (т-1) и (п-1) разр ды регистра сдвига, в остальные разр дынули , а делители обнулить. Из диаграмм (фиг. 2) видно, что после нормализации регистра сдвига и делителей при отсутствии сбоев сигналы на входе блока б сравнени  одинаковы и совпадают по фазе. Из диаграмм показанных на фиг. 3, видно, что после .нормализации регистра сдвига и делителей при наличии сбо  сигналы на выходах блока б сравнени  различны и фазовый сдвиг. Таким образом, люба  неисправность в любом узле устройства, котора  нарушает закон формировани  М-послеДовательностей , автоматически приводит к по влению различи  сигналов, поступающих на входы элемента сравнени , и будет обнаружена, а сумма устройства проще известного, так контроль формирователей М-последовательностей происходит на более низкой частоте с использованием более простого алгоpиJмa контрол . Формула изобретени  Устройство дл  контрол  формирова телёй М-последовательностей, содер- дащее п-разр дный регистр сдвига, блок сравнени , первый и второй-сумматоры по модулю два, причем выходы k-ro и п-го разр да регистра сдви га соединены соответственно с первым и вторым входами первого сумматора по модулю два, выход которого соединен со входом регистра сдвига, выход блока сравнени   вл етс  выходом устройства, о т л и ч а ю щ е е с.   тем, что, с целью упрощени , в устройство введены первый и второй делители частоты, причем информацйон ный вход первого делител  частоты соединен с выходом одного из разр дов регистра сдвига, выхода 1-го и т-го разр дов которого соединены соответственно с первым и вторымвхода мивторого сумматора по модулю два, выход которого соединен с информационным входом второго делител  частоты , выходы делителей частоты соединены со входами блока сравнени , управл кнций вход устройства соединен с управл ющим входом первого и второго делителей частоты. Источники информации, прин тие во внимание при экспертизе 1.Тепл ков. И.М., Калашников.И«Д и Рощин Б.В. Радиолинии косметических систем передачи информации. М , Советское радио, 1975, с. 171-174.
  2. 2.Авторское свидетельство СССР 571917, кл. Н 04 В 3/146, 1977.
  3. 3.Тузов Г.И. Статическа  теори  приема сложных сигналов. М., Совет ское радио, 1977, с. 62.
  4. 4.Авторское свидетельство СССР № 552723, кл. Н 04 L 11/08, 1977 (прототип).
    if
    r-(
    s.
    Фиг.2
    Фиг.3
SU792774925A 1979-06-01 1979-06-01 Устройство дл контрол формирователейМ-пОСлЕдОВАТЕльНОСТЕй SU824212A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792774925A SU824212A1 (ru) 1979-06-01 1979-06-01 Устройство дл контрол формирователейМ-пОСлЕдОВАТЕльНОСТЕй

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792774925A SU824212A1 (ru) 1979-06-01 1979-06-01 Устройство дл контрол формирователейМ-пОСлЕдОВАТЕльНОСТЕй

Publications (1)

Publication Number Publication Date
SU824212A1 true SU824212A1 (ru) 1981-04-23

Family

ID=20831461

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792774925A SU824212A1 (ru) 1979-06-01 1979-06-01 Устройство дл контрол формирователейМ-пОСлЕдОВАТЕльНОСТЕй

Country Status (1)

Country Link
SU (1) SU824212A1 (ru)

Similar Documents

Publication Publication Date Title
US3993957A (en) Clock converter circuit
US3495076A (en) Apparatus for computing statistical averages
SU824212A1 (ru) Устройство дл контрол формирователейМ-пОСлЕдОВАТЕльНОСТЕй
RU2446444C1 (ru) Генератор псевдослучайных последовательностей
RU2451327C1 (ru) Устройство формирования имитостойких систем дискретно-частотных сигналов с временным уплотнением информации
RU2081450C1 (ru) Генератор n-значной псевдослучайной последовательности
SU849224A1 (ru) Устройство дл вычислени спектрафуНКций уОлшА
SU1197102A2 (ru) Автокоррел ционный измеритель параметров псевдослучайного фазоманипулированного сигнала
RU2744768C1 (ru) Анализатор спектра
RU2722462C1 (ru) Многоканальная система для сейсмических исследований
SU640283A1 (ru) Цифровой генератор гармонических колебаний
RU2677358C1 (ru) Модулятор дискретного сигнала по временному положению
SU928345A2 (ru) Дискретный умножитель частоты следовани импульсов
SU947856A1 (ru) Многоканальный параллельный генератор псевдослучайных чисел
SU726671A1 (ru) Цифровой некогерентный дискриминатор задержки псевдослучайного радиосигнала
SU911533A1 (ru) Устройство дл формировани тестовых воздействий
SU1718218A1 (ru) Генератор последовательности случайных чисел
SU693359A1 (ru) Генератор циклов
SU894720A1 (ru) Устройство дл вычислени функций
SU1005045A1 (ru) Генератор псевдослучайных чисел
SU962931A1 (ru) Генератор псевдослучайных чисел
RU2059283C1 (ru) Цифровой функциональный генератор
SU744684A1 (ru) Генератор псевдослучайных сигналов
SU978356A1 (ru) Счетное резервированное устройство
SU1432754A1 (ru) Умножитель частоты следовани импульсов