SU1432754A1 - Умножитель частоты следовани импульсов - Google Patents

Abstract

Изобретение относитс  к.импульсной технике и может быть использовано дл  построени  синтезаторов частот средств св зи, а также дл  генераторного оборудовани  многоканальных систем передачи. Цель изобретени  - повышение надежности работы - достигаетс  за счет уменьшени  времени вхождени  в синхронизм путем автоматического перехода в. режим поиска , при нарушении синхронизма. Дл  этого в устройство дополнительно введены третий элемент И 4 элемент ИЛИ 10. Кроме того, устройство содержит генератор 1 импульсов, элементы И 2 и 3, выходную шину 5, делитель 6 частоты , преобразователь 7, счетчик 8 старших разр дов, счетчик 9 младших разр дов, фазовьй детектор 11, триггеры 12 и 14, входную шину 13. В исходном состо нии в делитель 6 вводитс  требуемый коэффициент умножени , а в счетчики 8 и 9 - значение, при котором частота на выходе генератора 1 будет .близка к требуемой, что обеспечивает уменьшение времени переходного , процесса. При нарушении синхро- низации устройство автоматически переходит в синхронный режим работы. При поступлении с выхода делител  6 подр д двух импульсов на четвертом вьг- доде детектора 11 формируетс  логичес кий нуль,что приводит к переключению триггеров 12 и 14 в состо ние О, и устройство переходит в режим поиска до наступлени  синхронизма. 1 ил. 1C (Л 4ia Од ч (У1

Description

Изобретение относитс  к импульс- ной технике и может быть использовано дл  построени  синтезаторов час- тот средств св зи, а также дл  генераторного оборудовани  многоканальных систем передачи.

Цель изобретени  - повышение надежности работы за счет уменьшени  времени вхождени  в синхронизм путем автоматического перехода в режим поиска при нарушении синхронизма.

На чертеже приведена электрическа  структурна  схема умножител  частоты следовани  импульсов.

Умножитель частоты содержит генератор 1 импульсов, выход которого соединен с первыми входами первого 2, второго 3 и третьего 4 элементов И, с выходной шиной 5 и входом делител  6 частоты. Вход генератора 1 импульсов соединен с выходом преобразовател  7 кода в напр жение, входы которого соединены с соответствующими вьгходами реверсивного счетчика импульсов, состо щего из счетчика 8 старших разр дов и счетчика 9 младших разр дов. Вход вычитани  счетчика 8 младших разр дов соединен непосредственно с выходом заема счетчика. 9 младших.разр дов , а вход суммировани  через элемент ИЛИ 10 с выходом переноса счет чика 9 младших разр дов. Входы суммировани  и вычитани  счетчика 9 млад- ших разр дов реверсивного счетчика импульсов соединены с выходами соответственно первого 2 и второго 3 элементов Hj, вторые входы которых соединены соответственно с первыми и вто- рыми выходами фазового детектора 11. Тактовьй вход первого триггера 12 соединен с входной шиной 13 и первым входом фазового детектора 11, третий выход которого соединен с информа- ционным входом первого триггера 12. Тактовый вход второго триггера 14 соединен с выходом делител  6 частоты и вторым входом фазового детектора 1 1 , четвертый выход которого соединен с информационным входом второг триггера 14, вход сброса которого соединен с общей шиной, инверсньш. выход - с входом сброса первого триггера 12. Третьи входы первого 2 и . вторцго 3 элементов И соединены с пр мым выходом первого триггера 12, инверсный выход которого соединен с вторым входом третьего элемента И 4,

Q

j

0 О Q

0

выход которого соединен с вторым входом элемента ИЛИ 10.

Фазовый детектор содержит первый и второй триггеры, пр мой и инверсный выходы первого из которых соединены с первыми входами соответственно первого и второго элементов И, выходы второго - с вторыми их входами, выход второго элемента И соединен с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом и первым входом четвертого элемента И, второй вход которого соединен с выходом первого элемента И,выход - с R-входами первого и второго триггеров , информационные входы которых соединены с шиной логической 1, тактовые входы - соответственно с вторым и первым входами фазового детектора , инверсные выходы - соответственно с первым и вторым его выходами , а пр мые выходы - соответственно с третьим и четвертым выходами фазового детектора.

Умножитель работает следующим об- зом.

В исходном состо нии в делитель 6 вводитс  требуемьй, коэфициет умножени , а в счетчики 8 и 9 - значение , при котором частота на выходе генератора 1 близка к требуемой.Последнее обеспечивает уменьшение времени переходного процесса, но не  вл етс  об зательным.

Рассмотрим работу устройства в синхронном режиме, т.е. когда импульсы на входы детектора 11 поступают поочередно и сдвиг фаз между ними не превышает 360 , При этом условии на третьем и четвертом выходах детектора 11 формируетс  логическа  1. Пусть на втором входе детектора 11 по вг л етс  импульс с выхода делител  6, тогда на втором выходе детектора 11 по вл етс  импульс,длительность которого определ етс  временем запаздывани  импульса на шине 13. Таким образом, триггреры 12 и 14 на пр мых выходах формируют логическую 1, что обеспечивает прохождение импульсов с выхода генератора 1 через элемент И 3 на вход вычитани  счетчика 9 (а затем и счетчике 8), Сигналы с выходов счетчиков 8 и 9 поступают на входы преобразовател - 7, его выходное напр жение у -5еньшаетс , что приводит к уменьшению частоты сЛедованп  импульсов на выходе генератора I и шине 5, Следующий импульс с выхода делител  6 по вл етс  позже, чем в предыдущем случае, что приводит к уменьшению разности фаз сравниваемых частот. Этот процесс продолжаетс  до тех пор, пока разность фаз сравниваемых частот не станет равна нулю.

Если импульс на шине 13 по вл етс  раньше, чем импульс на выходе делител  6, детектор 11 формирует им- пульс на своем первом выходе, дли™ тельность которого определ етс  временем запаздывани  импульса, поступающего с выхода делител  6. Триггеры 12 и 14 при синхронном режиме формируют на своих пр мых выходах логическую ) 1, что обеспечивает прохождение импульсов с выхода генератора 1 через элемент И 2 на вход сложени  счетчика 9, при переполнении которого сигнал переноса чер.ез элемент ИЛИ 10 поступает на вход сложени  счетчика 8. Сигналы с выходов счетчиков 8 и 9 поступают на входы преобразовател  7, его выходное напр жение увеличиваетс , что приводит к увеличению частоты следовани  импульсов на выходе генератора 1, Указанные циклы повтор ютс  до тех пор, пока разность фаз сравниваемых частот не станет равна нулю,

При нарушении синхронизации, например на шину 13 поступает подр д - два импульса, на третьем выходе де- тектора 11 формируетс  логический О и триггер 12 переключаетс  в состо ние О, Тогда на третьих входах элементов И 2 и 3 будет логический

О и подсчет импульсов счетчиков 9 прекращаетс  независимо от состо ни  первого и второго выходов детектора 11, При этом по  вл етс  логическа  1 на втором входе элемента И 4,что обеспечивает прохождение импульсов с выхода генератора 1 на вход суммировани  счетчика 8 через элемет ИЛИ 10, При достижении максимального значени  кода на выходах счетчика 8 происходит его обнуление, за счет этого на выходе преобразовател  7 м формируетс  пилообразное напр жение, которое управл ет частотой генератора 1, При определенном значении кода в счетчике 8 частота генератора 1 попадает , в полосу захвата кольца ФАПЧ, при этом импульсы на первый и второй

0

5

0

5

0

5

0

5

0

5

входы детектора 11 поступают поочередно; на его третьем выходе формируетс  логическа  1, что обеспечивает переключение триггера 12 в состо ние 1. Устройство переходит в синхронный режим работы рассмотренный ранее).

Claims (1)

1. При поступлении с выхода делител  6 подр д двух импульсов на четвертом выходе детектора 11 формируетс  логический О, что приводит к переключению триггеров 12 и 14 в состо ние О. Устройство переходит к режим поиска до наступлени  синхронизма, Формула изобретени 

   Умножитель частоты следовани  импульсов , содержащий генератор импульсов , выход которого соединен с входом делител  частоты и с первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к первому и второму выходам фазового детектора, выходы соединены с входами соответственно суммировани  и вычитани  счетчика младщих разр дов реверсивного счетчика импульсов, вход вычитани  старших разр дов которого соединен с выходом заема младших разр дов, ды - с соответствующими входами преобразовател  кода в напр жени , выход которого соединен с входом генератора импульсов, выходную шину, входную шину, котора  соединена с первым входом фазового детектора и с тактовым одом первого триггера, информационный вход которого соединен с третьим выходом фазового детектора , четвертый выход которого соединен с информационным входом второго триггера, инверсньш выход которого соединен с входом сброса первого триггера, вход сброса - с общей шиной, тактовый вход - с вторым входом фазового детектора и с выходом делител  частоты,о тличающий- с   тем, что, с цел1 :о повышени  надежности работы за счет уменьшени  времени вхождени  в синхронизм, в него введены третий элемент И и элемент ИЛИ, первый вход и выход которого , соединены соответственно с выходом переноса младших разр дов и с вхо- дсм суммировани  старших разр дов реверсивного счетчика имгтульсов, второй вход - с выходом третьего элемента И, первый вход которого сое5 .14327546

   динен с выходом генератора импульсов пр мой выход которого соединен с и с выходной шиной, второй вход - с третьими входами первого и второго инверсным выходом первого триггера, элементов И.