SU843246A1 - Делитель частоты с любым целочисленнымКОэффициЕНТОМ дЕлЕНи - Google Patents
Делитель частоты с любым целочисленнымКОэффициЕНТОМ дЕлЕНи Download PDFInfo
- Publication number
- SU843246A1 SU843246A1 SU792803829A SU2803829A SU843246A1 SU 843246 A1 SU843246 A1 SU 843246A1 SU 792803829 A SU792803829 A SU 792803829A SU 2803829 A SU2803829 A SU 2803829A SU 843246 A1 SU843246 A1 SU 843246A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- shift register
- pulse counter
- inputs
- Prior art date
Links
Landscapes
- Burglar Alarm Systems (AREA)
Description
1
Изобретение относитс к импульсной технике , в частности к делител м частоты, и может быть использовано в автоматике, вычислительной технике и радиотехнике.
Известен делитель частоты с любым целочисленным коэффициентом делени , содержащий счетчик, триггер, дешифратор и схемы совпадени 1.
Однако это устройство относительно сложное и не обладает достаточными функциональными возможност ми, так как длительность выходного сигнала равна 0,5 периода входной частоты, что недостаточно дл синхронизации более низкочастотных схем.
Известно также устройство, содержащее двоичный счетчик, выходами соединенный со входами дешифратора, пр мой и инверсный выходы которого соединены с входами дешифратора J К-триггера, и совпадени 2.
Однако функциональные возможности этого устройства также ограничены, так как выходной сигнал имеет длительность 0,5 периода входного сигнала, что недостаточно дл синхронизации нескольких делителей частоты при требовании синфазной работы.
Цель изобретени - расширение функциональных возможностей.
Поставленна цель достигаетс тем, что в делитель частоты с любым целочисленным коэффициентом делени , содержащий счетчик импульсов, счетный вход которого соединен с входной щиной, а выходы разр дов , кроме первого и второго, подключены ко входам дешифратора, введены регистр сдвига и элементы И, первые входы которых и первый С-вход регистра сдвига объединены и подключены к входной шине, второй С-вход регистра сдвига подключен к выходу первого элемента И, второй вход которого соединен с выходом первого разр да счетчика импульсов,У-вход регистра сдвига соединен с выходом дешифратора, D-входы объединены и подключены к выходу второго разр да счетчика импульсов, а выход - ко второму входу второго элемента И, выход которого соединен с установочным входом счет,чика импульсов.
На фиг. 1 представлена структурна электрическа схема делител частоты с любым целочисленным коэффициентом делени ; на фиг. 2 - временные диаграммы, по сн ющие работу устройства. Устройство содержит счетчик I импульсов , дешифратор 2, регистр 3 сдвига, элементы И 4 и 5. Выход дешифратора подключен кУ,-входу регистра, 3 сдвига, вход синхронизации Сг. которого соединен с выходом первого элемента И 4. D-входы регистра 3 сдвига через переключате;ль б подключены к выходу второго разр да счетчика I импульсов, У гвход регистра 3 сдвига соединен с нулевой точкой источника питани , а С|-вход регистра 3 сдвига объединен с первыми входами элементов И, первым входом счетчика 1импульсов соединен с входной шиной 7. Второй вход первого элемента И 4 через переключатель 8 соединен с выходом первого разр да счетчика 1 импульсов, второй вход второго элемента И 5 соединен с первым выходом регистра 3 сдвига, причем выход элемента И 5 вл етс первым выходом устройства (шина 9), вторым, третьим и четвертым выходами устройства вл ютс другие выходы регистра 3 сдвига(соответственно шины 10, 11 и 12), а установочный вход счетчика 1 импульсов соединен с выходом второго элемента И 5. Предлагаемое устройство работает следующим образом. Регистр 3 сдвига может в зависимости от сигнала, подаваемого на его У -вход, работать в двух режимах. Если на У входе высокий потенциал, то на все выходы регистра 3 сдвига по сигналу синхронизации на СгВходе одновременно передаетс состо ние входов регистра 3 сдвига. Если же на У.входе имеетс низкий потенциал, то по сигналу синхронизации, подаваемому на С.,-вход происходит сдвиг информации, причем в первом разр де регистра 3 сдвига происходит запись сигнала, имеющегос в этот момент на V,-входе. В исходном состо нии счетчик I импульсов обнулен, т.е. на пр мых выходах всех разр дов и всех выходах регистра 3 сдвига имеютс низкие потенциалы. Дешифратор 2подключен к счетчику I импульсов таким образом, что высокий потенциал на его выходе по вл етс после поступлени на вход счетчика 1 импульсов М импульсов, где Мчисло , равное сумме весов п-2 разр дов счетчика импульсов при представлении коэффициента делени в двоичной . Элемент И 5 закрыт низким потенциалом с первого выхода регистра 3 сдвига. Сигнал с выхода элемента И 4. в случае подключени его первого входа через переключатель 8 к инверсному выходу первого разр да счетчика 1 импульсов не оказывает на- регистр 3 сдвига вли ни , так как низкий потенциал HaVi-входе регистра 3 сдвига соответствует его заботе в режиме сдвига по сигналам синхронизации подаваемым на С|-вход. Работу делител рассмотрим дл случа , когда первый вход элемента И 4 и D-входы регистра 3 сдвига подключены через переключатели 8 и 6 к пр мым выходам первых двух разр дов счетчика 1 импульсов. Изменение положени переключателей б и 8 соответствует соединению Д-входов регистра сдвига 3 и первого входа элемента И 4 с пр мым или инверсным выходами второго и первого разр дов счетчика 1 импульсов. Непрерывна последовательность входных импульсов (фиг. 2а) поступает на вход счетчика 1 импульсов. По М-му импульсу в момент t, (фиг. 2а) по вл етс высокий потенциал на выходе дешифратора 2 и соответственно на У гвходе регистра 3 сдвига (фиг. 26), Начина с этого момента регистр 3 сдвига записывает на своих выходах потенциалы на D-входах по сигналам синхронизации на Ci-входе. Так как в момент потенциала на выходе дешифратора 2, второй и первый разр ды счетчика 1 импульсов установлены в «О (фиг. 2в и г), то состо ние выхода регистра 3 сдвига не измен етс (при использовании суммирующего счетчика). По М +2 -му импульсу в момент времени 12. по вл етс сигнал на D-входах регистра 3 сдвига (фиг. 2в), но, так как в этот момент сигнал синхронизации на Сх входе регистра 3 сдвига отсутствует вследствие состо ни «О в первом разр де счетчика 1 импульсов (фцг. 2г), то состо ние выходов регистра 3 сдвига также не измен етс . М + 3-мй импульс подготавливает к открытию элемент И 4, на выходе которого в момент tj по вл етс сигнал, совпадающий с паузой входной последовательности импульсов (фиг; 2а и д). Совпадение сигналов на С гвходе и D-входах регистра 3 сдвига в момент времени tj (фиг. 2а, в к д) вызывает по вление на его выходах и соответственно на выходах устройства - шинах 10, 11 и 12 (фиг. 2е, ж к з) высоких потенциалов. По вление сигнала на выходе элемента И 5 (шина 9) совпадает с М + 4-ым входным импульсом в момент t (фиг. 2ы). Подключение входов обнулени всех разр дов счетчика 1 импульсов к выходу элемента И 5 обеспечивает установку начального состо ни счетчика 1 импульсов . При этом потенциал на У -входе регистра 3 сдвига в момент t (фиг. 26) оп ть становитс низким и он начинает работать в режиме сдвига по сигналам входной последовательности импульсов, подаваемым на С|-вход регистра 3 сдвига. Так как У| -вход регистра 3 сдвига подключен к нулевой точке источника питани то первый же импульс входной последовательности, следующий после обнулени счетчика 1 импульсов вызывает по вление низкого потенциала на первом выходе регистра 3 сдвига и запрещает прохождение сигналов через элемент И 5 фиг. 2ы). Сигналы на щинах 10, И и 12 продолжаютс соответственно еще один, два и три периода следовани импульсов входной последовательности (фиг. 2е, ж, и з). Предлагаемый делитель частоты может работать также в качестве формировател импульсов. При этом выходна частота определ етс коэффициентом делени только счётчика 1 импульсов, например 2 дл двоичного счетчика. Тем не менее и в этом случае заведение сигнала с одного из выходов регистра 3 сдвига на вход счетчика I импульсов целесообразно дл уменьшени времени установки его в нулевое состо ние, хот и не об зательно подключить к этому выходу входы установки всех разр дов, а достаточно подключить только входы установТакиГобрХоГпредлагаемый делитель ки старших разр дов. частотьГс коэффициентом делени позвол ет формировать на своих выходах сигналы различной длительности с равными частотами следовани .
Claims (1)
- Формула изобретениДелитель частоты с любым целочисленным коэффициентом делени , содержаший счетчик импульсов, счетный вход которого соединен с входной шиной, а выходы разр Источники информации, прин тые во внимание при экспертизе1Авторское свидетельство СССР 624371, кл. Н 03 К 23/00, 1976.2Авторское свидетельство СССР572935, кл. Н 03 К 23/02, 1976 (прототип). дов, кроме первого и второго подключены ко входам дешифратора, отличающийс тем, что, с целью расширени функциональных возможностей, в него введень1 регистр сдвига и элементы И, первые входы которых и первый С-вход регистра сдвига объединены и подключены к входной шине, второй С-вход регистра сдвига подключен к выходу первого элемента И, второй вход которого соединен с выходом первого разр да счетчика импульсовУ-вход регистра сдвига соединен с выходом дешифратора, D-BXO ды объединены и подключе нь, к выходу в™рого разр да счетчика импульсов, а выходко второму входу второго элемента И, выход которого соединен с установочным входом счетчика импульсов.Htt IM тз ниitftr t}
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792803829A SU843246A1 (ru) | 1979-08-06 | 1979-08-06 | Делитель частоты с любым целочисленнымКОэффициЕНТОМ дЕлЕНи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792803829A SU843246A1 (ru) | 1979-08-06 | 1979-08-06 | Делитель частоты с любым целочисленнымКОэффициЕНТОМ дЕлЕНи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU843246A1 true SU843246A1 (ru) | 1981-06-30 |
Family
ID=20843867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792803829A SU843246A1 (ru) | 1979-08-06 | 1979-08-06 | Делитель частоты с любым целочисленнымКОэффициЕНТОМ дЕлЕНи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU843246A1 (ru) |
-
1979
- 1979-08-06 SU SU792803829A patent/SU843246A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU843246A1 (ru) | Делитель частоты с любым целочисленнымКОэффициЕНТОМ дЕлЕНи | |
GB1056550A (en) | Electronics pulse generating systems | |
US4775805A (en) | Differential frequency signal generator | |
SU1153326A1 (ru) | Устройство дл умножени | |
SU1432754A1 (ru) | Умножитель частоты следовани импульсов | |
SU1683173A1 (ru) | Преобразователь асинхронной импульсной последовательности в двоичный код | |
SU1170608A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1145473A1 (ru) | Частотный модул тор | |
SU790120A1 (ru) | Устройство дл синхронизации импульсов | |
SU1015507A1 (ru) | Фазоразностный манипул тор | |
SU1150731A1 (ru) | Импульсный генератор | |
SU622070A1 (ru) | Цифровой генератор функций | |
SU1238194A1 (ru) | Умножитель частоты | |
SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
SU750716A1 (ru) | Устройство модул ции импульсных последовательностей | |
SU1205050A1 (ru) | Устройство дл измерени абсолютного отклонени частоты | |
SU580647A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU616262A1 (ru) | Устройство дл ввода информации | |
SU752317A1 (ru) | Устройство дл ввода информации | |
SU1404972A1 (ru) | Устройство счета фазовых циклов | |
SU839066A1 (ru) | Делитель частоты следовани иМпульСОВ | |
SU862141A2 (ru) | Микропрограммное устройство управлени | |
SU746887A1 (ru) | Формирователь одиночных импульсов, синхронизированных тактовой частотой | |
SU409145A1 (ru) | Индикатор отклонения частоты | |
SU542338A1 (ru) | Умножитель частоты следовани периодических импульсов |