SU1145473A1 - Частотный модул тор - Google Patents

Abstract

ЧАСТОТНЫЙ МОДУЛЯТОР, содержащий шины модулируемой и модулирую , щей частот, а также делитель модулирующей частоты и делитель модулируемой частоты на триггерах, о т,л и- чающийс  тем, что, с целью расширени  рабочего диапазона частот. в него дополнительно введены коммутатор и триггер, причем делитель модулирующей частоты выполнен в виде реверсивного счетчика, делитель модулируемой частоты выполнен в виде сдвигового регистра с перекрестными св з ми между триггерами, шина модулируемой частоты подключена к синхронизирующему входу делител  модулируемой частоты, выходы которого подключены к информационным входам коммутатора , управл ющие входы которого соединены с выходами делител  модулирующей частоты, а выход - с выходной шиной и синхронизирующим входом а триггера, информационный вход которого соединен с шиной модулирующей частоты, а выход - со счетным входом делител  модулируннцей частоты, управ л ющий вход которого соединен с шиной Направление счета.

Description

Изобретение относитс  к.импульсной технике п может быть использова но нри конструировании генераторов с управл емой частотой. Известны устройства л  формировани  модулированной последовательности импульсов,, содержащие соедине ные последовательно суммирующий бло и делитель частоты дл  получени  вы ходной частоты равной сумме модулируемой и модулирующей частот или соединенные последовательно элемент запрета и делитель частоты дл  полу чени  выходной частоты равной разности модулируемой и модулирующей частот 10 „ Недостатками данного устройства  вл ютс  узкий рабочий диапазон выходной частоты, св занньй с тем., что импульс модулирующей частоты дол |Жен располагатьс  между импульсами модулируемой- частоты, а также сложность конструкции и синхронизации обоих частот при работе устройства в режиме суммировани  и вычитани  частот . Наиболее близок к предлагаемому по технической сущности  вл етс  частотный МОДУЛЯТОР; содержащий шины модулируемой и модулирующей частот, делитель модулируемой частоты на триггерах, делитель модулирующей частоты; формирователи импульсов и элемент запрета, причем выходы триггеров модулирующей частоты через фор мирователи импульсов подключены к установочньи входам .триггеров делите л  модулируемой частоты, вход которо го соединен с выходом элемента запре та, вход которого соединен с шиной модулируемой частотыд а управл ющий вход и вход .делител  модулирующей частоты соединены с щиной модулирующей частоты. Делитель модулируемой частоты делит модулируемую частоту, а при приходе импульса модулирующей частоты, срабатывает делитель модулирующей частоты, вызыва  через формирователи установку в соответствую- ще.е положение триггеров делител  модулируемой частоты, при этом этот импульс блокирует прохождение через элемент запрета импульса модулируемой частоты 2, Недостатками известного устройства  вл ютс  узкий рабочцй диапазон частоты , вызванный последовательным срабатьпзанием триггеров обоих делите леи, что вызывает снижение максимальной модулируемой частоты по сравнению с предельной частотой срабатывани  триггеров, а также регулирование частоты только в области суммы обоих частот. Цель изобретени  расширение рабочего диапазона частот, путем исключени  последовательного срабатывани  делителей и обеспечени  суммь и разности модулируемой и модулирующей частот. Поставленна  цель достигаетс  тем, что в частотньй модул тор, содержащий шины модулируемой и модулирующей частот, делитель.модулирующей частоты и делитель модулируемой частоты на триггерах, дополнительно введены коммутатор и триггер, причем делитель модулирующей частоты выполнен в виде реверсивного счетчика, делитель модулируемой частоты выполнен как сдвиговьш регистр с перекрестными св з ми между триггерами, шина модулируемой частоты подключена к синхронизирующему входу делител  модулируемой частоты, выходы которбго подключены к информационным входам коммутатора,управл ющие входы которого соединены с выходами делител  модулирующей частоты, а выход - с выходной шиной и синхронизирующим входом триггера, информационный вход . которого соединен с шиной модулирующей частоты, а выход - со счетным входом делител  модулирующей частоты, управл ющий вход которого соединен с шиной Направление счета На фиг„1 представлена структурна  схема частотного модул тора; на фиг,2 - временные диаграммы его работы; на фигоЗ - пример реализации частотного модул тора на микросхемах серии 155 дл  п 2, Частотньй модул тор содержит делитель 1 модулируемой частоты, коммутатор 2, делитель 3 модулирующей частоты и триггер 4, причем синхронизирующий вход делител  1 модулируемой частоты соединен с шиной модулируемой частоты, а его выходы - с информационными входами коммутатора 2, управл ющие входы которого соединены с выходами делител  3 модулирующей частоты, а выход - с синхронизирующим входом триггера 4, информационньй вход которого соединен с шиной модулирующей частоты, а выход - со счетным входом делител  модулирующей частоты , управл ющий вход которого соединен с шиной Направление счета На фиг.-2 приведены импульсы 5 модулируемой частоты, импульсы 6 и 7 на пр мом и инверсном выходах триггера делител  1 модулируемой частоты, импульсы 8 и 9 на пр мом и инверсном выходах второго триггера делител  1 модулируемой частоты, импульсы 10 модулирующей частоты, импульсы 11 и 12 на выходах первого и второго триггеров делител  3 модулирующей частоты в режиме вычитани  частот, вькодные импульсы 13 частотного модул тора в режиме вычитани  частот, импульсы 14 и 15 на выходах первого и второго tpиггepoв делител  3 модулирующей частоты в режиме сложени  частот и выхо.дные импульсы 16 частотного модул тора в режиме сложени  частот.

При выполнении частотного модул тора на микросхемах серии 155, делитель 1 модулируемой частоты может быть выполнен на микросхемах К 155 ТМ2; коммутатор 2 - на микросхемах К155 ИЕ7 и К155 ЛАЗ, а триггер 4 на микросхеме К155ТМ-2.

Частотный модул тор работает следующим образом.

На синхронизирующий вход делител  1 модулируемой частоты поступают импульсы с частотой f. На пр мых и инверсных выходах п триггеров этого делител  образуетс  последовательность из 2п, сдвинутых пр1 моугольных напр жений с частотой f/In, (где п число разр дов делител  модулируемой частоты). Выходные сигналы этого делител  поступают на информационные входы KOMKyijaTopa 2, Управл ющие входы коммутатора 2 подключены к выходам реверсивного делител  3 модулирукмцей частоты так, что на выход Коммутатора 2 проходит только один i-й информационньш сигнал, поданный на вход коммутатора 2 с номером i, определ емым текущим значением кода делител  3. Выходной сигнал коммутатора 2 подаетс  на вход синхронизации триггера 4. Припоступлении на информационный вход триггера 4 импульса модулируннцей частоты триггер 4 перейдет в единичное состо ние по

переД1 ему фронту сигнала на его входе синхронизации. Затем по переднему фронту выходного сигнала триггера 4 изменитс  код делител  3, причем в 5 зависимости от сигнала, управл ющедо направлением счета, к содержимому счетчика будет прибавл тьс  или вычитатьс  единица. Добавление единицы к содержимому счетчика 3 вызовет

0 подключение к выходу коммутатора 2 следующего ()-го информационного сигнала, имеющего запаздывание по отношению к i-му информацирнному сигналу на врем , оавное периоду Т

5 импульсов модулируемой частоты. Это приведет к увеличению положительного полупериода выходного сигнала коммутатора 2 на величину Т, что эквивалентно запрету прохождени  одного

0 импульса модулируемой частоты на

вход делител  1. Среднее значение . частоты выходных импульсов коммутатора 2 при этом будет равно (f-F)/(2n). Аналогично при переводе реверсивного

5 делител  3 в режим вычитани  среднее значение частоты выходных импульсов коммутатора 2 будет равно (f+F)/(2n).

Предельна  частота модулируемого - сигнала f равна предельной частоте срабатывани  триггеров делител  1. Разр дность делител  1 определ етс  из услови , что С5 ммарна  задержка срабатывани  триггера 4, делител  3 и коммутатора 2 не превьппает величину (n-l)T,. Действительно врем  (п-1)Т, длитс  положительный полупериод выходного сигнала коммутатора 2 при работе делител  3 в режиме вычитани  . Частота модулирующего сигнала F должна быть не выше f/(2n).

Введение в частотный модул тор триггера и коммутатора, а так же вьшолнение его делителей в виде реверсивного счетчика и регистра сдвига с перекрестными св з ми позвол ет увеличить частоту модулируемого сигнала до предельной частоты срабатывани  триггеров делителей и, кроме того, осуществл ть как режим сложени , так и режим вычитани  модулируемой и модулируницей частот, что су- щественно расшир ет рабочий диапазон .частот модул тора.

K-f

иг.2

:

J2.f

5 WS

D1

т

D3

м

iJLL

J

bLJ tr:

Claims (1)

1. , ЧАСТОТНЫЙ МОДУЛЯТОР, содержащий шины модулируемой и модулируюs щей частот, а также делитель модулирующей частоты и делитель модулируемой частоты на триггерах, о т.л ичающий с я тем, что, с целью расширения рабочего диапазона частот, в него дополнительно введены коммутатор и триггер, причем делитель модулирующей частоты выполнен' в виде< реверсивного счетчика, делитель модулируемой частоты выполнен в виде сдвигового регистра с перекрестными связями между триггерами, шина модулируемой частоты подключена к синхронизирующему входу делителя модулируемой частоты, выходы которого подключены к информационным входам коммутатора, управляющие входы которого соединены с выходами делителя модулирующей частоты, а выход - с выходной шиной и синхронизирующим входом а триггера, информационный вход которого соединен с шиной модулирующей частоты, а выход - со счетным входом делителя модулирующей частоты, управляющий вход которого соединен с шиной Направление счета.