SU809580A1 - Делитель частоты следовани иМпульСОВ C пЕРЕМЕННыМ КОэффициЕН-TOM дЕлЕНи - Google Patents

Description

(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ Цифрами 8 и 9 обозначены входна  шина и дополнительна  входна  шина, цифрами 10-12 - выходы элемента 7, а цифрами 13-16 - выходы триггеров 4-6. Устройство работает следующим об разом. На шину 8 подаетс  импульсна  последовательность с частотой FO и скважностью, равной двум. На шину 9 поступает потенциальный сигнал (О и 1), определ ющий один из двух режимов работы делител : период выходного сигнала кр тен полупериоду входных импульсов, период выходного сигнала кратен периоду входных импульсов.. Элемент 7 вырабатывает на своихвыходах 10-12 сигналы, соответствую щие логическим формулг1М и«- «« FflV и„- Uo- FO (О UM- FO(2) Utt- U,- FO(3) fQ - соответственно частоты пр мой и проинвертированной входной последо вательности импульсов; напр жение на пр мом выходе триггера 4; UD - напр жение на пр мом в ходе триггера 5 Цц - соответственно напр же ни  на пр мом и инверс ном выходах триггера 6 Рассмотрим подробнее работу делител дл  случа «когда период выходного сигнала кратен полупериоду входной частоты, т.е. Т Р-- (4) где f - период выходного сигна а| TO период входного сигнЁша} Р - нечетное число. Дл  конкретности примем Р 9. . 7огда в течение работы делител  в блоке 1 хранитс  число М равиов целой части - (в данном случав ««). На ищие 0 устанавливаетс  уровень« например 1, который поступа  на управл вов(и  BkoA триггера б, его функционирование как сч«тмдго триггера. В начальньй мсмент времени в бло ке 1 и счетчике 2 находитс  число ММ, на выходе блока 3 сигнал отсут вует , триггеры 4-6 наход тс  в сброшенном состо нии (U|4 -О ttiji Ujj «о) элемент 7 - в закрытом состо нии по выходам 10 и 11, а по выходу 12 - в подготовленном состо нии. С поступлением на ишну 8 делител  импульсной последовательности РО она проходит через элемент 7 на вход счетчика 2. С приходом четвертого импульса, который в нашем случае Явл етс  последним в перзом, цик |ле счета, блок 3 определ ет конечно состо ние счетчика 2 и вырабатывает сигнал, поступающий на установочные входы триггеров 4 и 5 и на счетный вход триггера 6. Состо ние триггеров измен етс , причем триггеры 4 и 6 перебрасываютс  непосредственно по сигналу с блока 3, а триггер 5 переключаетс  по заднему фронту последнего импульса цикла счета, так как ему на вход синхронизации подаетс  входна  последовательность импульсов с шины 8 делител  . В соответствии с логическими вйражени ми (1) и (2) на выходах 10 и 11 элемента 7 формируютс  им-: пульсы, совпадающие с паузой, последнего в перв цикле счета периода входной последовательности. С выхода 10 сигнал поступает на выход делител , а с выхода 11 на вход блока 1 и тем самым счетчик 2 переводитс  в начальное состо ние . Сигнал на выходе блока 3 отсутствует . Следующий, в нашем случае п тый, импульс 9ХОДНОЙ последовательности  вл етс  первьв4 во втором цикле счета. Кроме того по переднему фронту этого импульса возвращаетс  в исходное состо ние триггер 4, а по заднему фронту - триггер 5. Триггер 6 сохран ет свое состо ние . Второй цикл счета протекает аналогично первому в части работы блока 3 и триггеров 4 и 5. Но если в первом цикле счета триггер 6 по сигналу с блока 3 переключалс  из О в 1, то во втором цикле он по сигналу с блока 3 переходит из сосВ св зи и состо ние то ни  с этим на входах элемента 7 присутствует комбинаци  сигналов отлична  от комбинации в первом цикле . В соответствии С логическими формуЛсши Х), (2) и (3) на выходе 10 элемента 7 вырабатываетс  сигнал, оовпгшающий с импульсом вводной последс (овательности FQ следующим за последним во втором цикле счета, т.е. с п тым импульсом входной частоты Ft«а выход 12 блокируетс  на врес  этого Импульса, тем самым в последовательности импульсов, поступающих с выхода 12 элемента 7 на вход счетчика 2, пропускаетс  один импульС| на выходе 11 элемента 7 сигнал установки счетчика 2 в начальное состо ние образуетс  так же, как и в первом цикле счета. Таким образом использование сигнала с триггер 6, мен ющего свое состо ние через ка щый хшкл счета по передиему фронту импульса с блока 3, позвол ет получать на выходе делител  выходной сигнгш, совпадающий попеременно то с паузой, то с импульсом входной последовательности F, ,

и, следовательно, период выходного сигнала задаетс  кратным полупериоду входной частоты. При получаем Т 9г-Кроме того, использование дл  получени , выходной последовательности импульсов сигналов с триггеров 4 и 5, сдвинутых друг относительно друга на половину периода входной частоты,, обеспечивает малые и равные задержки выходных импульсов, которые определ ютс  задержкой в элементе 7 и не завис т от задержки в блоке 3, а также от задержки переключени  триггеров 4 и 5. Если примен ема  дл  построени  делител  элементна  база позвол ет осуществл ть логическую функцию И (ИЛИ) путем монтажа,то задержка выходного сигнала относительно входного определ етс  задержкой одного вентил  выбранной элементной базы.

В случае необходимости задани  периода выходных импульсов равным целому числу периодов входной частоты FO, в блок 1 записываетс  число N - - 1 (в этом случае число Р четное). Например, если Р 10, то в блок 1 записьшаетс  число 4, но в отличие от предыдущего случа  на шину 9 делител  подаетс  уровень О, который удерживает триггер 6 все врем  в сбрс иенном состо нии. В св зи с этим каждый цикл счета делител  протекает аналогично второму циклу счета предыдущего случа , т.е. посто нно выходной сигнал совпсщает с импульсом входной частоты F0, и посто нно пропускаетс  соответствующий импульс в последовательности , поступсцощей на счетный вход счетчика 2. При Р 10 на выход делител  будет проходить каждый п тый импульси, следовательно, Т Ю-,Таким образом, применение в известном делителе частоты следовани  импульсов с переменным коэффициентом делени  новых элементов - трех триггеров и логического элемента - позвол ет вырабатывать частоту выходного сигнала с повышенной точностью, не увеличива  частоту входных импульсов , причем оыходна  последовательность импульсов строго равномерна и имеет задержку отно0 сительно входного сигнё1ла, определ емую задержкой одного вентил  выбранной элементной базы.

Claims (2)

1.Авторское свидетельство СССР

624371, кл. Н 03 К 23/00,06.12.76.

2.Лейнов М.Л. и др. Цифровые де0 лители частоты на логических элементах .М., Энерги , 1975, с. 103

JO

Btiixod /f

г ,

-«