SU879735A2 - Двухканальный формирователь однополосного сигнала - Google Patents

Description

Изобретение относитс  к радиотехнике. Известен овухканальный формирователь оонополосного сигнала по авт. св. N 746861, содержащий два формировател  симметричных импульсов, выходы одного из которых через инверторы соединены с входами элементов И, другие входы которых подключены к выходам третьего формировател , а выходы элементов И соединены попарно со входом двух элементов ИЛИ, выходы которых соединены со входами выходного элемента ИЛИ l}. Однако данный формирователь не обеспечивает достаточной стабильности формировани  разностной частоты. Цель изобретени  - повышение стабильности формировани  разностной частоты. Поставленна  цель достигаетс  тем, что в формирователь, содержащий два формировател  симметричных импульсов, выходы одного из которых через инверторы соединены с входами элементов И, другие входы которых подключены к выходам третьего формировател , а выходы эле- ментов И соединены попарно со Bxoaolvi двух элементов ИЛИ, выходы которых соединены со входами выходного элемента ИЛИ, -введен четырехканальный временный селектор, перва  группа входов которого соединена с входами и выходами первых двух инверторов, втора  группа входов соединена с выходами формировател , а выходы чегырехканального временного селектора подключены соответственно ко вторым входам элементов И, четырехка-т нальный временной селектор содержит че- тьфе элемента И, два входа каждого из которых 1Cое1винёньгсоответственно с первой группой входов, а третьи входы через инверторы соединены соответственно со второй группой четырехканального временного селектора, и четыре триггера, R вход каждого из которых соединен с BJjXOr. дом одного элемента И, а счетный вход данного триггера соединен с одним из входов этого же элемента И, причем Двходы всех триггеров соединены между собой. На фиг. 1 привецена структурна  электрическа  схема сшухканальнбго формирсА вагел  оплополосного сигнала; на фиг, 2 - схема четырехканального сегкктора. Формирователь соаержит формирователи 1 и 2 симметричных импульсов, инверторы 3-6, формирователь 7, четырехканальный временной селектор 8, элементы И 9 - 12, элементы ИЛИ 13, 14 и выхооной элемент ИЛИ 15. На вхоиные шины 16 и 17 поданы информационные сигналы. Четырехканальный селектор 8 содержит Чфиг. 2) логические элементы И 18-21, инверторы 22-25, триггеры 26-29, выходь которых соединены С выходами селектора . Прштцип работы формировател  закгаочаетс  в фиксировании моментов времени, когда мгновенна  амплитуда сигналов равна .по величине и зп.аку, при условии, что первые произвошгые от функции cmiyca в этих точках также совпадает по Знаку.Токое совпадение возможно только в том случае, когда мгновенные значени  синусов щэеобразуомых сигналов принадлежат одному и тому же квагфанту. В противном случае при равенстве мгновенньк значений синусов вычитаемых частот по велччшю и знаку их «роизво шые будут иметь противоположные знаки, гшбо при одинаковых мгновенных значени х и знаках первой производной знаки мгновенных значений будут противоположными. Кроме того, фии; сиру ем ые моменты возникают тшшь в том .случае, когда квадрант синуса уменьшаемой частоты лежит внутри интервала вре« мени, занимаемого соответствующим квадрантом вычитаемой частоты. Переход  к импульсным сигналам, мож но сделать вьтод, что, если тем или иным способом фшссировать моменты, когда чет верть периода сигнала уменьшаемой частоты совпадает с временным интервалом, занимаемым соответствующей четвертью периода сигнала вычитаемой частоты, то в результате получим сигнал с частотой импульсов, равной разности частот исходных сигналов. Ффмирователи 1, 2 и инверторы 3-16 преобразуют входные сигналы в симметри

ные ,импуЛьсныё последовательности, сдвинутые друг относительно друга на четверть периода,, Форм5фователь 7 формирует из симметричньсх импульсных последователь иостей вычитаемой частоты сипналы с длительностью импугазсов, равной четверти периода которые поступают на входы се™ jKKTOpa 8, На другие его входы поступаСелектор 8 работает следующим образом .

Claims (2)

1. Передний фронт симметричной им-пульсной последовательности, поступающей на один из его входов, вызовет срабатывание соответствующего триггера и установку его в единицу /шшь в том случае , если он по времени хвжит внутри ЮТ симметричные импульсные последовательности уменьшаемой частоты, сдвину™ тые друг относительно друга на четверть периода. Селектор 8 фиксирует в виде потенциала моменты совпадени  по времени четвертей периода сигнала уменьшаемой частоты с соответствующими четверт ми периода сигна з вычитаемой частоты. Селектор 8 имеет четыре выхода, на каждом из которых фиксируетс  момент совпадени  или несовпаиенн  одной пары соответ-. ствующих четвертей периодов сигналов уменьшаемой и вычитаемой частот. В зависимости от совпадени  или несовпадени  на выходе по вл етс  либо разрешающий , либо запрешающий-потенциал, который управл ет прохождением оиной из симметричных импульсных последовательностей уменьшаемой частоты, на выход устройства. Так как шгформацию о совпаденш соответствующих четвертей периода сигналов уменьшаемой и вычитаемой часго можно получить лишь в конце 1-штервала времени, занимаемого соответствующей четвертью периода сигнала уменьшаемой частоты, поэтому информаци  о моменте совпадени  используетс  дл  управлени  прохождением на выход устройства симметри июй импульсной последовательности, задержанной по отношению к участвующей в сравнении. Это может быть импульсна  последовательность, задержанна  на чет верть периода и формируема  в семействе симметричных импульсных последовательностей первого канала. образом, симметричные импульсные последователь .нлх;ти, .формируемые формирователем 1 и инверторами 3 и 4, поступают на первые входы элементов И 9-12, на вторые вхо цы которых- поступают сигаалы с выходовз селектора 8. Выходной сигнал устройства формируетс  в результате логического слойсени  в элементах ИЛИ 13, 14 н 15 напр жений, действующих на выходах логических элементов И 9-12. Каждому моменту совпадени  четвертей периодов входных сигналов соогв етствует прохождение на выходе одного из элементов И одного импульса соответствующей симметричной импульсной последовательности уменьшаемой частоты. чегЕ5ерти периода сигнала вычитаемой частоты, поступающей на третий вход соответствующего элемента И 18-21 через соответствующий инвертор 22-25. В противном случае соответствующий элемент И 18-21 формирует сигнал установки триггера 26-29 в нулевое состо ние одновременно с приходом сигнала на тактовый вход этого триггера, Импулл сные последовательности, поступающие на вторые входы элементов И 18-21, определ ют положение заднего 4рс 1та соот ветствующей четверти периода сигнала уменьшаемой частоты и, если он выходит за пределы соответствующей четверги периода сигнала вычитаемой частоты, то соответствующий элемент И 18-21 также формирует сигнал установки триггера 26-29 в нулевое состо ние. Если четверть периода сигнала уменьщаемой частоты полностью лежит внутри интервала времени, занимаемой соответ ствуюшей четвертью периода сишала вычитаемой частоты, то соответствующий триггер 26-29 устанавливаетс  в состо  ние единицы и удерживает это состо ние до прихода следующей четверти периода сигнала уменьшаемой частоты. С приходом новой четверти периода процесс анализа повтор етс  и либо происхоШЕГ смен выходного потенциала триггера 2в-29, либо он сохран ет свое значение к т.д. Формула изобретени  1. Двухканальный формирователь однополосного сигнала по авт, св. N 74686 отличающийс  iSf.i, 4VO, с повышени  стабильности фсрмнрованйа разностной частоты, в него ввеаеи четы рехканальныйвременной cejraiiicp, сзраа  группа входов котфого coeatmeHe с входами и выходами гюрвыж двух инверторов, втора  группа входов соешше а с выходами формировател , а выходы четырехка- , нального временного селектора подключены соответственно ко вторым входам зле™ ментов И.
2. 2. Формирователь по п. 1, от л и ч а « щ „ g   тем, что четырехканальйый временной селектор содержит четыре элемента И, два входа каждого на которых соешшены соответственно с первой группой входе, а третьи входы через инверторы соединены соответственно со второй группой 1ктьфехканального вpe feннoгo селэктора, н четь}ре триггера, R - вход каждого из которых соединен с выходом одного элемента И, з счетный вход даниого триггера соецгшен с оцлим из входов этого aneNseHTa И, причем ды всех триггеров соединены между собой . Источники {шформвции, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 746861, Н ОЗ С 1/6О, 27.04.78 (прототип).

   ГУ

   Фае. 2