SU1084828A2 - Устройство дл моделировани дискретного радиоканала - Google Patents

Description

Изобретение относитс  к аппаратурным средствам электронного модел рсЗвани  дискретных радиоканалов св  зи и -может быть использовано дл  ре шени  задач исследовани  помехоусто чивости и повышени  достоверности приема дискретной информации, а так же при лабораторных испытани х кана лообразующей аппаратуры в услови х, приближающихс  к реальным. По основному авт.св. № 962999 известно устройство дл  моделировани  дискретного радиоканала, содержащее генератор псевдослучайной последовательности , управл емый делитель , элементы и, первый элемент НЕ датчик псевдослучайных интервалов, входной каскад, состо щий из двух D-триггеров и двух элементов И, пр  мой выход первого D-триггера соединен с D-входом второго D-триггера и первым входом первого элемента И, инверсный выход первого D-триггера подключен к первому входу второго элемента И, пр мой выход второго D-триггера подключен к второму входу второго элемента И, а инверсный выход второго D-триггера соединен с вторым входом первого элемента И, объединенные тактовые входы D-триггеров и третьи входы элементов И со единены с тактовым входом устройства элемент ИЛИ, второй и третий элементы НЕ, четыре делител , группу блоков сравнени , группу логических ком мутаторов, группу реверсивных счетчиков , группу регистров хранени , общий элемент И, две группы элементов И, блок выбора перехода, первый и второй дополнительные регистры хр нени , блок управлени , дополнительный реверсивный счетчик, два дискрет ных элемента задержки и триггер, причем выход первого элемента И вход ного каскада соединен с первым входо элемента ИЛИи первыми входамиэлементов И первой группы, вторые входы первых элементов И первой и второй групп подключены к выходу первого блока сравнени  группы, выходы К-го блока сравнени  группы (,п) соединены с вторыми входами 2(К-1)-го и(2к-1) элементов И первой и второй групп, вьтход второго элемента И входного каскада подключен к первым входам элементов И второй группы и второму входу элемента ИЛИ, третьи входы р-ь1х элементов И первой, группы р 2,4, 2(п-1) непосредственно а третьи входы К-ых элементов И второй группы через первый элемент НЕ соединены с выходом генератора псевдослучайной последовательности, вход которого подключен к выходу первого делител  частоты, выходы первых элементов И первой и второй групп подкл чены к п-м входам первого и второго дискретных элементов задержки соответственно , выходы (2М+1)-ых элементов И (,.. ., п-1) первой и второй групп- соединены соответственно с (п+М)-м входом первого и второго дискретных элементов задержки, выходы (2L)-bix элементов И первой и второй групп (L 1,...,п+1) подключены соответственно к ( входам первого и второго дискретных элементов задержки, тактовые входы которых соединены с выходом управл емого делител  частоты, выходы первого и второго дискретных элементов задержки подключены к нулевому и единичному входам триггера, единичный выход которого  вл етс  выходом устройства , выход элемента ИЛИ соединен с входами считывани  блоков сравнени  группы, входы первой группы входов которых подключены к разр дным выходам генератора псевдослучайной порледовательности , входы второй группы входов первого и последнего блоков сравнени  группы соединены с входами минимального и максимального первого и последнего логических коммутаторов группы соответственно, группа выходов ,1-го реверсивного счетчика группы (j 1,..., п-1) подключена к входам второй группы j-ro блока сравнени  группы, к входам первойгруппы входов (j+l)-ro блока сравнени  и к входам первой группы логических коммутаторов группы, входы i-ых логических коммутаторов группы (i l,..., п-2) соединены с выходами соответствующего регистра хранени  группы, входы третьей группы логических коммутаторов группы подключены соответственно к входам констант устройства, тактовые входы логических коммутаторов группы соединены с выходом первого элемента И, первый вход которого подключен к выходу второго делител  частоты, а второй вход - к первому выходу блока выбора перехода, управл ющие входы логических коммутаторов группы соединены с выходом датчика псевдослучайных интервалов, первым входом второго элемента И, входом второго элемента НЕ, первый выход логических коммутаторов группы соединен с суммирующим входом соответствующего реверсивного счетчика группы, а второй выход - с его вычитающим входом, третьи входы логических коммутаторов группы подключены соответственно к входам .общего элемента И, выход которого соединен с первым входом блока выбора перехода, второй и третий входы которого подключены соответственно к первому и второму выходам блока управлени , тактовый вход которого соединен с тактовым входом устройства непосредственно, а через третий элемент НЕ - с входами четырех делителей частоты и входом управл емого делител  частоты, группа управл ющих входов которого подключена к разр дным выходам реверсивного счетчика и входам первой группы блока управлени , вхрды второй группы которого соед нены с разр дными выходами первого до полнительного регистра хранени , а входы третьей группы блока управлени  подключены соответственно к раз р дным выходам второго дополнительного регистра хранени , выход первого делител  частоты соединен с входом генератора псевдослучайной после довательности, выход третьего делите л  частоты подключен к первому вход третьего элемента И, второй вход ко рого соединен с вторым выходом блок выбора переключени , а выход - с вто рым входом второго элемента И и пер вым входом четвертого элемента И, второй вход которого подключен к вы ходу второго элемента НЕ, третий вхо четвертого элемента И соединен с тр тьим выходом блока выбора перехода, суммирующий вход дополнительного ре версивного счетчика подключен к выходу второго элемента И, а вычитающий вход - к выходу четвертого элемента И, выход четвертого делител  частоты соединен с входом датчика псевдослучайных интервалов. Блок управлени  в этом устройстве содержит два блока сравнени  и два триггера, выходы которых  вл ют с  соответственно первым и вторым выходами блока, а тактовые входы тактовым входом блока управлени , счетные входы триггеров соединены соответственно с выходами первого и второго блоков сравнени , входы пер вой группы которых  вл ютс  входами первой группы блока управлени , а входы второй группы первого блока сравнени   вл ютс  входами второй группы блока управлени , входы второй группы второго блока сравнени  - входами третьей группы блока управлени . Логический коммутатор в этом устройстве содержит блок элементов НЕ, два сумматора, два блока сравнени , три элемента НЕ, элемент ИЛИ, три элемента И, выход переполнени  первого сумматора через первый элемент НЕ, а выход переполнени  второго сумматора непосредственно соединены соответственно с первым и вторым вхо дами первого элемента И, выход которого подключен к первым входам втоiporo элемента И и элемента ИЛИ, второй вход которого соединен с выходом первого блока сравнени , а выход - с первым входом третьего элемента И, выход второго блока сравнени  через второй элемент НЕ подключен к второму входу третьего элемента И, второй вход второго элемента И и третий вхо третьего элемента И соединены соЪтветственно с входом и выходом третье го элемента НЕ, первые входы обоих сумматоров подключены к соответствующим выходам блока элементов НЕ, входы которого,  вл ющиес  первой группой входов логического коммутатора, соединены с входами первой группы блоков сравнени , входы второй группы втерого сумматора,  вл ющиес  входами второй группы логического коммутатора , подключены соответственно к входам второй группы первого блока сравнени , входы второй группы первого сумматора соединены с входами второй группы второго блока сравнени , вход третьего элемента НЕ  вл етс  управл ющим входом логического коммутатора , тактовым входом которого  вл етс  третий вход второго элемента И, соединенный с четвертымвходом третьего элемента И, выходы второго и третьего элементов И  вл ютс  соответственно первым и вторым выходами логического коммутатора, третьим выходом которого  вл етс  выход второго блока сравнени . Блок выбора перехода содержит два узла выделени  переднего фронта, состо иих их последовательно соединенных дифференцирующей цепи и гелератора импульсов, элемент ИЛИ, двухтактный К-триггер и элемент НЕ, вход дифференцирующей цепи первого узла выделени  переднего фронта соединен с I-входом триггера,  вл ющимс  первым входом блока, а К-вход триггера, вл ющийс  вторым входом блока, соединен с входом дифференцирующей цепи второго узла выделени  переднего фронта , подключенного выходом генератора импульсов к первому входу элемента ИЛИ, второй вход которого соединен с выходом генератора импульсов первого узла выделени  переднего фронта, а выход элемента ИЛИ подключен к тактовому входу триггера, инверсный выход которого  вл етс  первым, а пр мой вторым выходами блока, вход элемента НЕ  вл етс  третьим входом, а его выход - третьим выходом блока l . Однако известное устройство обеспечивает моделирование дискретного радиоканала путем имитации искажени  фронтов двоичного сигнала путем их псевдослучайных смещений во времени с задаваемым законом плотности распределени  веро тностей, причем дисперси  величины смещени  фронтов может измен тьс , а среднее значение остаетс  неизменным и равно нулю,что снижает функциональные возможности устройства. Цель изобретени  - расширение функциональных возможностей за счет воспроизведени  изменени  среднего значени  величины смещений фронтов двоичного сигнала. Поставленна  цель достигаетс  тем, то в устройство дл  моделировани  дискретного радиоканала введены п ты дополнительный делитель частоты, тре тий и четвертый дискретные элементы задержки, два коммутатора, второй триггер и дополнительный входной кас кад, состо щий из двух D-триггеров и двух элементов И, пр мой выход пер вого D-триггера соединен с D-входом второго D-триггера и первым входом первого элемента И, инверсный выход первого D-триггера подключен к перво му входу второго элемента И, пр мой выход второго D-триггера подключен к второму входу второго элемента И, а инверсный выход второго D-триггера соединен с вторым входом первого эле мента И, D-вход первого D-триггера  вл етс  информационным входом устройства , объединенные тактовые входы D-триггеров и третьи входы элементов И соединены с тактовым входом устрой ства, выходы первого и второго элементов И дополнительного входного каскада подключены соответственно к входам третьего и четвертого дискрет ных элементов задержки, тактовые вхо ды которых через п тый делитель частоты соединены с тактовым входом уст ройства, выходы третьего и четвертого дискретных элементов задержки соединены соответственно с входами пер вого и второго коммутаторов, выходы которых соединены соответственно с единичным и нулевым входами второго триггера, выход которого подключен к D-входу первого D-триггера входного каскада. На чертеже представлена функциональна  схема устройства моделировани  дискретного радиоканала. Устройство моделировани  дискретйоге радиоканала содержит входной каскад 1, генератор 2 псевдослучайной последовательности, управл емый делитель 3, первую группу 1 элементов И 4, третий элемент НЕ 5, датчик б псевдослучайных интервалов, элемент ИЛИ 7, второй 8 и первый 9 элементы НЕ, первый-четвертый делители 10-13, группу блоков 14 сравнени , первый 14 и последний 14 из которы имеют соответственно входы минимального 15 и максимального 16 чисел, группу логических коммутаторов 17-с входами констант 18,, группу реверси вных счетчиков 19, группу регистров 20 хранени , общий элемент И 21, пер вый элемент И 22,третий 23, второй 24 и четвертый 25 элементы И, блок 26 выбора перехода, первый и второй дополнительные регистры 27 и 28, блок 29 управлени , дополнительный реверсивный счетчик 30, первый и вто рой дискретные элементы 31 и32 задержки, триггер 33, дополнительный входной каскад 34, п тый делитель 35 третий и четвертый дискретные элементь7 36 и 37 задержки, первый и вто рой коммутаторы 38 и 39 соответствующими управл ющими входами 40 и 41,второй триггер 42, вторую группу элементов И 43. Устройство моделировани  дискретного радиоканала работает следующим образом. На входах 18 i-ro логического коммутатора устанавливают в параллельном коде двоичное число к; -, гДё N. - разр дность двоичного числа , подаваемого в параллельном коде на первые входы блоков 14 сравнени , с выходов разр дов генератора 2 псевдослучайной последовательности; (п-1) - число логических коммутаторов 17. Перед началом работы в реверсивные счетчики 18; и соответствующие им регистры 20j хранени  записываютс  N-разр дные числа , посредством которых задаетс  закон распределени  средней во времени плотности веро тности временных искажений фронтов посылок, при этом на входах 15 и 16 устанавливаютс  соответственно числа и М ц М,„(,, 2 . Число отводов дискретных элементов 31 и 32 задержки, крторые могут быть реализованы , например, на регистрах сдвига , равно (2п-1). Частота F импульсов , подаваемых на тактовые входы входных каскадов 1 и 34, блока 29 управлени  и делител  35 непосредственно и на входы делителей 10-13 управл емого делител  3 через элемент НЕ 5, должна удовлетвор ть следующему требованию: F5 п.в, где В - скорость передачи информации в Водах. Входной каскад 1 формирует импульсы , совпадающие во времени с фронтами посылок дискретной информации, поступающей на его вход, пропуска  на первый выход импульс из последовательности F, следующий непосредственно за положительным фронтом, а на второй выход - за отрицательным фронтом . Входной каскад 34 работает аналогично входному каскаду 1. Импульсы переднего и заднего фронтов с выходов входного каскада 34 поступают соответственно на входы дискретных линий 36 и 37 задержки) с одного из отводов которых через соответствующий коммутатор 38 или 39 поступает соответственно на первый и второй входы триггера 42. Номер отвода, т.е. величина задержки импульса переднего и заднего фронтов, определ етс  соответственно значением кодов на вхо ,дах 40 и 41. Шаг изменени  величины задержки определ етс  значением частоты на выходе делител  35. Таким образом, на выходе триггера 42 присут.ствует двоичный сигнал, отличающийс  от входного тем, что его фронты смещены во времени на посто  ную величину относительно первонача ль но го положе н и   . Импульсы фронтов с выхода элемен та ИЛИ 7 поступают на считывающие входы блоков 14 сравнени . Импульс фронта проходит на выход блока 14 в случае, если текущее значение N-разр дного числа на выходах разр  дов генератора 2 псевдослучайных по следоватеЛьностей лежит в интервале min- i : F , на выход i-ro блока 14( сравнени  - если ., nj l, на выход последнего блока 14 - если M.,f mj i- ,,. В случае использовани  в качестве генератора 2 псевдослучайных последовательностей регистра сдвига с cyvwaтором по модулю два в цепи обратной св зи, обладающего тем свойством, что генерируемые им числа mj равномерно распределены на интервале 0, ij (генератор М-последовательностей с числом разр дов , большим N) , частость по влени  импульса фронта на выходе i-ro блока 14; сравнени  равна ( дл  блоков 14| и 14 - соответствен но, г - Mmait- М н ч „ Mj - МЫи .ы п .. I Импульс на втором выходе входного каскада 1 открывает по первому входу те элементы И 4, выходы которых подключены к входам дискретной линии 31 задержки. Импульс с выхода блока 14 сравнени  поступает на второй вход элемента И 4 (И 43), вы ход которого подключен к п-му входу линии 31 или 32 задержки, импульс с выхода блока 14, сравнени  поступает на вторые входьт элементов И 4 (И 43 выходы которых соединены с (п-1+1)-м и (n+i-l)-M входами линий 31 и 32 задержки. На третьи входы элементов И 4 (И 43) выходы которых соединень с входами линий задержек от (n-l)-ro до 1-го, поступает сигнал с выхода генератора 2 псевдослучайных последо вательностей непосредственно, а выходы которых соединены с входами от (п+1)-го до (2п-1)-го - через эле-мент НЕ 9. Так как по вление единичного и нулевого сигналов на выходе генератора 2 равноверо тно (свойство генератора М-последовательности), то импульсы отрицательных фронтов посылок равноверо тно могут поступать на (n-i+1 )-й и (п + 1-1)-й входы линии 31 задержки, а импульсы положительных фронтов - на линии 32 задержки. Таким образом, частости задержки импульсов Фронта на величины Tt (1-1)и T 4tn-(i-l) раены между собой, т.е. задержки фронта симметричных относи-гельно величины ii 7 сама частость задержек Т , Tj равна о - Ь - - - ,м Так как и myльcы с линии 31 задержки поступают на вход установки О триггера 33, а импульсы с выхода линии 32 задержки - на вход установки 1, то с пр мого выхода триггера 33 снимаетс  двоичный сигнал, отличающийс  от исходного тем, что фронты искажены во времени псевдослучайным образом по заданному закону распределени  плотности веро тности этих искажений через числа М. Предлагаемое устройство обеспечивает моделирование по вторичным характеристикам гауссовского канала св зи, причем если won 2, то некоторые импульсн фронтов не будут поступать на линии 31 и 32 задержки , что соответствует в реальном канале св зи ошибочному приему посылки из-за ее полной инверсии. Изменение среднего закона распределени  временных искажений фронтов, т.е. имитаци  замираний сигнала в коротковолновом радиоканале, реализуетс  путем изменени  двоичных чисел М,- , наход щихс  в соответствующих реверсивных счетчиках 18j . Осуществл етс  это следующим образом . Импульсы с выхода делител  11 через элемент И 22 поступают на тактовые входы логических коммутаторов 17. Если текущее значение числа MJ, наход щегос  в реверсивном счетчике 18, удовлетвор ет условию К, (Mj - число в регистре 20; хранени ), то импульсы, присутствующие на тактовом входе логического коммутатора 17, , проход т на его первый или второй выход, т.е. на суммирующий или вычитающий вход реверсивного счетчика 18, в зависимости от того единичный или нулевой сигнал присутствует на управл ющих входах логических коммутаторов 17, куда он поступает с выхода датчика 6 псевдослучайных интервалов . В случае М и нулевом сигнале на выходе генератора 2 и М М,; и единичном сигнале на выходе датчика 6 импульсы с тактового входа логического коммутатора 17 на входы реверсивного счетчика 18 не проход т, т.е. число М имеет возможность измен тьс  только в пределах В случае К| М правление импульсов считывани  на выходах всех блоков 14 сравнени .равноверо тно, что соответствует присутствию в канале только шума. В случае У М| на третьем выходе логического коммутатора 17 формируетс  единичный сигнал, который поступает на соответствующий вхо общего элемента И 21.При наличии единичных потенциалов на всех входах элемента И 21 сигнал с его выхода поступает на первый вход блока 26 выбора перехода . На второй вход блока 26 поступает единичный сигнал с первого выхода блока 29 управлени  в случае равенства числа в реверсивном счетчике 30, равного текущему коэффициенту делени  управл емого делител  3, чи-слу в регистре 27, равному максимально возможному коэффициенту делени  делител  3. На третий вход блока 26 поступает единичный сигнал с второго выхода блока 29 управлени  в случае равенства числа в реверсивном счетчике 30 числу в регистре 28, равному минимально возможному коэффициенту делени  делител  3. На третьем выходе блока 26 выбора перехода присутствует единичный сигнал при нулевом сигнале на его втором входе (коэфициент делени  делител  3 максимален ).

Таким образом, сигнал с выхода , элемента И 21 устанавливает на первом входе блока 26 нулевой потенциал , на втором - единичный. При этом элемент И 22 закрываетс  по второму входу, а элемент И 23 открываетс , и импульсы с выхода делител  12 начинают поступать на первые входы элементов VI 24 к 25. При единичном сигнале на выходе датчика 6 псевдослучайных интервалов эти импульсы проход т на вычитак дий вход реверсивного счетчика 30, а при нулевом - на суммирующий . Таким образом, при единичном сигнале на выходе датчика 6 частота на выходе делител  3 увеличиваетс , а при отрицательном - уменьшаетс .

При увеличении частоты на тактовы входах линий 31 и 32 задержек абсолютные временные интервалы между моментом первоначального положени  фронта (на выходах каскада 1) и моментом реального положени  этого фронта уменьшаютс , так как величина

ni(i - 1)обратно пропорциональна f. В этом 60 случае уменьшаетс  дисперси  временных искажений фронтов, что соответствует увеличению отношени  сигнал/шум .в канале св зи.

По достижении коэффициентом делени  делител  3, зафиксированным в реверсивном счетчике 30, минимального значени  элемент И 25 закрываетс  по третьему входу,- что предотвращает дальнейшее его уменьшение.. По достижении коэффициентом делени  максимального значени  и по влении единичного сигнала на первом входе блока 26 элемент И 22 открываетс , а элемент И 23 закрываетс  по второму входу.

Таким образом, при единичном сигнале на выходе датчика 6, т.е. при увеличении отношени  сигнал/шум, сначала увеличиваютс  чис.-.а М в реверсивных счетчиках 18 ( ), а при w MI начинает увеличиватьс  частота f на тактовых входах линий 31 и 32 за,цержки, что приводит к уменьшению дисперсии временных искажений . При нулевом сигнале на выходе датчика 6 сначала уменьшаетс  частота f, а затем ( - К, ). Таким образом, осуществл етс  имитаци  замираний в коротковолновом радиоканале . Коэффициент делени  делител  10 устанавливаетс  таким образам, чтобы частота на его выходе была меньше скорости информации.

Так как частота импульсов на выходе делител  11 определ ет значение глубины замираний при изменении М, а частота импульсов на выходе .делител  12 - значение глубины замираний при изменении f, то.коэффициенты делени  этих делителей подбираютс  таким образом, чтобы эти значени  были равны.

Коэффициент делени  делител  13 выбираетс  таким образом, чтобы средний период смены пол рности сигнала на выходе датчика 6 псевдослучайных интервалов, определ емый частотой импульсов на выходе делител  13, равн лс  выбранному периоду замираний в канале св зи. Элемент НЕ 5 необходим Дл  того, чтобы импульсы с выходов входного .каскада 1 и делителей 10-13 не совпадали во времени, чем обеспечиваетс  устойчивость работы комбинационных схем устройства.

Таким образом, предлагаемое устройство позвол ет с достаточной степенью адекватности моделировать дискретный радиоканал св зи с преобладани ми и замирани ми.

Предлагаемое устройство имеет широкие функциональные возможности,что позвол ет моделировать по вторичным характеристикам несимметричный дискретный радиоканал св зи с преобладани ми . .Это, в свою очередь, расшир ет класс задач, решаемых с помо1ью предлагаемого устройства, и повьЕтвет эффективность проверки и контрол  аппаратуры приема и регистрации дискретных сообщений.

Claims (1)

1. УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ДИСКРЕТНОГО РАДИОКАНАЛА по авт.св. № 962999, отличающееся тем, что, с целью расширения функциональных возможностей за счет воспроизведения изменения среднего значения величины смещения фронтов сигнала, оно дополнительно содержит пятый делитель частоты, третий и четвертый дискретные элементы задержки, два коммутатора, второй триггер и дополнительный входной каскад, состоящий из двух D-триггеров и двух элементов И, прямой выход первого D-триггера соединен с D-входом второго D-триггера и первым входом первого элемента И, инверсный выход первого D-триггера подключен к первому входу второго элемента И, прямой выход второго D-триггера подключен к второму входу второго элемента И, а инверсный выход'второго D-триггера соединен с вторым входом первого элемента И, D-вход первого D-триггера является информационным входом устройства, объединенные тактовые входы D-триггеров и третьи входы элементов И соединены'с тактовым входом устройства, выходы первого и второго элементов И дополнительного входного каскада подключены соответственно к входам третьего и четвертого дискретных элементов задержки, тактовые входы которых через пятый делитель частоты соединены с тактовы входом устройства, выходы третьего и четвертого дискретных элементов задержки соединены соответственно с входами первого и второго коммутаторов , выходы которых соединены соответственно с единичным и нулевым входами второго триггера, выход ко-, торого подключен к D-входу первого D-триггера входного каскада.

   . SU ..,,1084828