« Изобретение относитс к аппаратур ным средствам электронного моделировани дискретных радиоканалов св зи и может быть использовано при исследовании помехоустойчивости при приеме дискретной информации. По основному авт.св. 962999 известно устройство дл моделировани дискретного радиоканала, содержащее входной каскад, вход которого вл ет с входом устройства, элемент ИЛИ, две группы элементов И, группу блоков , сравнени , элемент НЕ, генератор псевдослучайной последовательности, два дискретных элемента задержки, первый триггер, группу логических коммутаторов, группу регистров хране ни , блок выбора перехода, датчик псевдослучайных интервалов, второй элемент НЕ, группу реверсивных счетчиков , общий элемент И, блок управлени , четьфе делител частоты, уп . равл емьй делитель частоты, третий элемент НЕ, четыре элемента И, первы выход входного каскада соединен с первым входом элемента ИЛИ и с первыми входами элементов И первой груп пы, вторые входы первых элементов И первой и второй группы подключены к выходу первого блока сравнени группы, выходы К-го блока сравнени группы (К 2,п) соединены с вторыми входами 2(К-1)-го и (2К-1)-го элементов И первой и второй группы, вто рой выход входного каскада подключен к первым входам элементов И второй группы и к второму входу элемента ИЛИ, третьи входы Р х(Р 2,2п-1) элементов И первой группы непосредственно , а третьи входы К-х элементов И второй группы через первый элемент НЕ соединены с выходом генератора псевдослучайной последователь ности, вход которого подключен к выходу первого делител частоты, выходы первых элементов И первой и второй группы подключены к п-м входа первог.о и второго дискретных элементов задержки соответственно, выходы (2М+1)-х элементов И (,) первой и второй группы соединены соответственно с (г1+М)-м входом первого и второго дискретных элементов заДержки , выходы 2о6-х элементов (, п+1) первой и второй группы подключены соответственно к (п-о1)-м входам первого и второго дискретных элементов задержки, тактовые входы которых 56 соединены с выходом управл емого делител частоты, выходы первого и второго дискретных элементов задержки подключены к нулевому и единичному входам первого триггера, выход элемента ИЛИ соединен с входами считывани блоков сравнени группы, входы первой группы входов которых подключены к разр дным выходам генератора псевдослучайной последовательности , входы второй группы входов первого и последнего блоков сравнени группы соединены с входами минимального и максимального числа первого и последнего логических коммутаторов группы соответственно, группа выходов J-ro реверсивного счЦтчика группы (j 1,) подключена к входам второй группы -го блока сравнени группы, к входам первой группы вхоДов (j+1)-ro блока сравнени и к входам первой группы логических коммутаторов группы, входы второй группы -X логических коммутаторов группы (1,п-2) соединены с выходами соответствующего регистра хранени группы , входы третьей группы логических коммутаторов группы подключены соответственно к входам констант устрой ства, тактовые входы логических коммутаторов группы соединены с выходом первого элемента И, первый вход которого подключен к выходу второго делител частоты, а. второй вход к первому выходу блока выбора перехода , управл ющие входы логических коммутаторов группы соединены с выходом датчика псевдослучайных интервалов , первым входом второго элемента И, входом второго элемента НЕ, первый выход логических коммутаторов группы соединен с суммирующим входом соответствующего реверсивного счетчика группы, а второй выход - с его вычитаюидам входом, третьи выходы логических коммутаторов группы подключены. соответственно к входам общего элемента И, вькод которого соединен с первым входом блока выбора перехода, второй и третий входы которого подключены соответственно к первому и второму выходам блока управлени , тактовьй вход которого соединен с т ктовым входом устройства непосредственно , а через второй элемент НЕ с входами четырех делителей частоты и входам управл емого делител частоты , группы управл ющих входов которого подключены к разр дным выходам реверсивного счетчика и к входам первой группы блока управлени , входы второй группы которого соединены с разр дными выходами первого дополнительного регистра хранени , а входы третьей группы блока управле ни подключены соответственно к разр дным выходам второго дополнительного регистра хранени , выход первог делител частоты соединен с входом генератора псевдослучайной последовательности , выход третьего делите л частоты подключен к первому входу третьего элемента И, второй вход которого соединен с вторым выходом бло ка выбора перехода, а выход - с вторым входом второго элемента И и с первым входом четвертого элемента И, второй вход которого подключен к выходу третьего элемента НЕ, третий вход четвертого элемента И соединен с третьим выходом блока выбора перехода , суммирующий вход дополнительно го реверсивного счетчика подключен к выходу второго элемента И, а вычитающий вход - к выходу четвертого элемента И, выход четвертого делител частоты соединен с входом датчика псевдослучайных интервалов. Это устройство позвол ет смоделировать дискретный радиоканал с замирани ми за счет возможности непосредственно задавать закон распределени плотности веро тности временных искажени фронтов посьшок tl . Недостатком данного устройства в л етс то, что оно не позвол ет моделировать дискретный радиоканал св зи с дроблени ми, которые могут. присутствовать в реальном канале. Цель изобретени - расширение функциональных возможностей устройст ва за счет моделировани дискретного канала с дроблени ми передаваемой .информации. Поставленна цель достигаетс тем, что в устройство дл моделировани дискретного радиоканала введен п тый и шестой делители, п тый элемент И, второй триггер, сумматор по модулю два, счетчик импульсов, второ да:тчик псевдослучайных интервалов и формирователь импульсов, управл ющий вход формировател импульсов и входы п того и шестого делителей подключены к выходу второго элемен . та НЕ, а выход формировател импульсов соединен с первым входом второго триггера и управл ющим входом счетчика импульсов, группа разр дных входов которого подключена соответственно к группе выходов второго датчика псевдослучайных интервалов , счетный вход счетчика импульсов соединен с выходом п того элемента И, а выход подключен к второму входу второго триггера, выход которого подключен к первому входу сумматора по модулю два и первому входу п того элемента И, второй вход которого соединен с выходом шестого делител , вьрсод п того делител подключен к входу второго датчика псевдослучайных интервалов, выход первого триггера соединен с вторым входом сумматора по модулю два, выход которого вл етс вьгходом устройства, выход второго датчика псевдослучайных интервалов соединен с информационным входом формировател импульсов. На чертеже приведена схема предлагаемого устройства. Устройство содержит входной каскад 1, генератор 2 псевдослучайной последовательности, управл емый делитель 3, первую группу элементов И 4, первый элемент НЕ 5, первый датчик 6 псевдослучайных интервалов, элемент ИЛИ 7, второй и третий элементы НЕ 8 и 9, первый - четвертый делители 10-13, группу блоков 14 сравнени , первый и последний их которых имеют соответственно входы минимального 15 и максимального 16 чисел, группу логических коммутаторов 17 с входами констант 18, группу реверсивных счетчиков 19, группу регистров 20 хранени , общий элемент и 21, четыре элемента И 22-25, блок 26 выбора перехода, первый и второй дополнительные регистры 27 и 28 хранени , блок 29 управлени , реверсивньй счетчик 30, дискретные элементы 31 и 32 задержки, первый триггер 33, вторую группу элементов И 34, п тый и шестой делители 35 и 36, п тый элемент И 37, второй датчик 38 псевдослучайных интервалов, формирователь 39 импульсов, счетчик 40 импульсов, второй триггер 41 и сумматор 42 по модулю два. Первый выход входного каскада 1 соединен с первым входом элемента ИЛИ 7 и с первыми входами соответствующих элементов И 4 первой группы, вторые входы элементов И 4 и 34 соединены с выходами соответствующих блоков 14 сравнени , а выходы - с соответствующими входами дискретного элемента 31 задержки, подключенного выходом к нулевому входу триггера 33, второй выход входного каскада 1 соединен с вторым входом элемента ИЛИ 7, подключенного вьшодом к входа считывани блоков 14 сравнени группы и к первым входам элементов И 34 второй группы, выходы которых соединены с соответствующими входами диск ретного элемента 32 задержки, подклю ченного к единичному входу триггера 33. Тактовый вход входного каскада 1 соединен с тактовым входом блока 29 управлени непосредственно и через элемент НЕ 5 с входами делителей 10-13. Выход делител 10 подключен к тактовому входу генератора 2 псевдослучайной последовательности, выходы соответствующих разр дов которого соединены с первыми входами блоков 14 сравнени . Выходы делителе 11 и 12 подключены к первым входам соответственно элементов И 22 и 23, вторые входы которых соединены соответственно с первым и вторым выходам блока 26 выбора перехода, а выходы соответственно с тактовыми входами логических коммутаторов 17 и первыми входами элементов И 24 и 25, подключенных выходами к вычитающему и суммирующему входам реверсивного счетчика 30 соответственно. Выход делите л 13 соединен с тактовым входом дат чика 6 псевдослучайных интервалов, выход которого через элемент НЕ 8 подключен к второму входу элемента И 25 и непосредственно к второму входу элемента И 24 и к управл ющему входу логических коммутаторов 17 первый и второй выходы которых соеди нены соответственно с суммирующими и вычитающими входами соответствующих реверсивных счетчиков 19, а третьи выходы - с соответствующими входами общего элемента И 21, выход I которого соединен с первым входом блока 26 выбора перехода, второй и третий входы которого соединены соответственно с первым и вторым вы ходами блока 29 управлени , подклюНенного первыми, вторыми, третьими входами соответственно к выходам разр дов регистров 27 и 28 хранени и реверсивного счетчика 30, выходы разр дов которого соединены также с управл ющими входами управл емого делител 3, подключенного выходом к тактовым входам дискретных элементов 31 .и 32 задержки, а входом - к выходу элемента НЕ 5. Выходы разр дов реверсивных счетчиков 19 соединены с первыми входами соответствующих логических коммутаторов 17, а также с вторыми и третьими входами соответствующих блоков 14 сравнени . Вторые входы всех логических коммутаторов 17, кроме последнего, соединены с выходами разр дов соответствующих регистров 20 хранени , а вторые входы последнего логического коммутатора 17 соединены с входами 16 максимального числа последне: о блока 14 сравнени . Выход генератЪра 2 псевдослучайной последовательности непосредственно и через элемент НЕ 9 соединен с третьими входами соответствующих элементов И 4. Третий выход блока 26 выбора перехода соединен с третьим входом элемента И 25. Входы делителей 35 и 36 соединены между собой, с управл ющим входом формировател 39 импульсов и с выходом элемента НЕ 5, выход делител 35.соединен с входом датчика 38 псевдослучайных интервалов, выходы соответствующих разр дов которого соединены с входами разр дов счетчика 40, а выход последнего разр да - с-входом формировател 39 импульсов, выход которого соединен с входом записи четчика 40 и первым входом триггера 41, подключенного вторым входом к выходу счетчика 40, а выходом - к первому входу сумматора 42 по модулю два и первому входу элемента И 37, второй вход которого соединен с выходом делител 36, а выход - со счетным входом счетчика 40, при этом второй вход сумматора 42 подключен к выходу триггера 33, а его выход вл етс выходом устройства. Устройство работает следующим образом. На входах i-го логического коммутатора 17 устанавливают в параллельном коде двоичное число К; t(2-n)i, где М- разр дность двоичного числа, подаваемого в параллельном коде на первые входы блоков 14 сравнени с выходом разр дов генератора 2; (h-1) - число логических коммутаторов г17. Перед началом работы устройства в реверсивные счетчики 19 и соответс; 71 вующие им регистры 20 хранени записывают N-разр дные числа, , с помощью которых задаетс закон распределени средней во времени плотности веро тности временных искажений фронтов посылок, при этом на 1входах 15 и 16 устанавливают сооти ,,аГ2 ве1гственно числа М Число отводов элементов 31 и 32 задержки равно 2п-1. Частота импуль-. сов., подаваемых на тактовые входы входного каскада 1 и блока 29 управлени непосредственно и на входы делителей 10-13 и управл емого делител 3 должна удовлетвор ть условию р7,, где В - скорость передачи информации . Воды. Входной каскад 1 формирует импульсы , совпадающие во времени с фронтами посылок дискретной информации , поступающей на его вход, пропус ка на первьй вход импульс из последовательности F , следующий непосред ственно за положительным фронтом, а на второй выход - за отрицательным фронтом. Импульсы фронтов с выхода элемента ИЛИ 7 поступают на считывающий вход блоков 14 сравнени . Импульс фронта проходит на выход блока 14 в случае, если текущее значение N -раз р дного числа М; на выходах разр дов генератора 2 псевдослучайных последовательностей лежит в пределах М- :М.М. При использовании в качестве генератора 2 регистра сдвига с сумматором по модулю два в цепи обратной св зи частость по влени импульса фронта на выходе i-ro блока 14 сравнени равна а - м -1-LU-i Импульс на выходе входного каскад 1 открывает по первому входу элемент И первой группы, выходы которых подключены к входам элемента 31 задержки . Импульс с выхода блока 14 сравнени поступает на второй вход элемента И 4 первой группы или элемента И 34 второй группы, выход которого подключен к п-му входу элементов 31 и 32 задержки, импульс с выхода блок 14 сравнени поступает на вторые вхо ды элементов И 4 и 34, выходы которы соединены с (п-1 +1)-м и (n+v-1)-M входами элементов 31 и 32 задержки. На третьи входы элементов И4, выходы 6 которых соединены с входами элементов задержки от (п-1)-го до первого, поступает сигнал с выхода датчика 6 непосредственно, а на входы элементов И 4, выходы которых соединены C входами с (п+1)-го до (2п-1)-го через элемент НЕ 9. Так как по вление единичного и нулевого сигнала на выходе генератора 2 равноверо тно, импульсы отрицательных фронтов посылок равноверо тно могут поступить на (п-1 + 1)-й и ()-й входы элемента 31 задержки, а-импульсы положительных фронтов - на входы элемента 32 задержки. Таким образом, частости задержек импульсов фронта на величины T| 1/f h+i-l , Т- равны между собой, т.е. задержки фронта симметричны относительно величины Тр п/, а сама частость задержек Т, Т равна Так как импульсы с элемента 31 задержки поступают на нулевой вход триггера 33, а импульсы с выхода элемента 32 задержки на единичный вход, с пр мого выхода триггера снимаетс двоичный сигнал, отличаюрийс тем, что фронты посылок искажены во времени псевдослучайным образом по заданному закону распределени плотности веро тности этих искажений через числа М.. Работа устройства обеспечивает моделирование по вторичным характеристикам гауссовского канала св зи , пр.гчем если М,/ О, а М 2 , некоторые импульсы фронтов не поступают на линии 31 и 32 задержки , что соответствует в реальном канале св зи ощибочному приему посыпки из-за ее полной инверсии. Изменение среднего закона распределени временных искажений фронтов, т.е. имитаци замираний сигнала в коротковолновом радиоканале, реализуетс путем изменени двоичных чисел М, наход щихс в соответствующих реверсивных счетчиках 19. Осуществл етс это следующим образом . Импульсы с выхода делител 11 через элемент И 22 поступают на тактовые входы логических коммутаторов 17. Если текущее значение числа М , наход щегос в реверсивном счетчике 19, удовлетвор ет условию К, (MJ - число в регистре 20-хранени ), то импульсы, присутствующие на тактовом входе логического коммутатора 17, проход т на его перкъш или второй вход, т.е. на суммирующий или вычитающий вход реверсивного счетчика , в зависимости от этого единичный или нулевой сигнал присутствует на управл ющих входах логических коммутаторов 17, куда он поступает с выхода генератора 2. В случае К М. и при нулевом сигнале на выходе датчика 6 импульсы с тактового входа логического коммутатора на входы реверсивного счетчика не проход т, т.е. число Mt имеет возможность изме jf н тьс только в пределах К М.М.. В случае К- М по вление импульсов считывани на выходах всех блоков сравнени равноверо тно, что соответ ствует присутствию в канале только шума. В случае М на третьем выходе логического коммутатора 17 формируетс единичный сигнал, которы поступает на соответствующий вход общего элемента И 21. При единичных потенциалах на всех входах элемента И 21 сигнал с его выхода поступает на первьй вход блока 26 выбора перехода . второй вход блока 26 поступает единичный сигнал с первого выхода блока 29 управлени в случае равенства числа в реверсивном счетчи ке 30, численно равного текущему коэффициенту делени управл емого де лител 3,числу в регистре 27, равному максимально возможному коэффициенту делител 3. На третий вход бло .ка 26 поступает единичный сигнал с второго выхода блока 29 управлени в случае равенства, числа в реверсивном счетчике 30 числу в регистре 28, равному минимально возможному коэффициенту делени блока 3. На третьем выходе блока 26 выбора перехода присутствует единичный сигнал при нулевом сигнале на его втором входе (коэффициент делени делител 3 максимален ). Таким образом, сигнал с выхода элемента И 21 устанавливает на перво выходе блока 26 нулевой потенциал, а на втором - единичный. При этом элемент И 22 закрываетс по второму 1 610 входу, а элемент И 23 открываетс и импульсы с выхода делител 12 начинают поступать на первые входы элементов И 24 и 25. При единичном сигнале на выходе датчика 6 псевдослучайных интервалов эти импульсы-проход т на вычитающий вход реверсивного счетчика 30, а при нулевом - на суммирующий . Таким образом, при единичном сигнале на выходе датчика 6 частота на выходе делител 3 увеличиваетс , а при отрицательном - уменьшаетс . При увеличении частоты на тактовых входах линий 31 и 32 задержки абсолютные временные интервалы между моментом идеального положени фронта и моментом реального положени этого фронта уменьшаютс , так как величина -j nt(ii) обратно пропорциональнА частоте f , т.е. в этом случае уменьшаетс дисперси временных искажений фронтов, что соответствует увеличение отношени сигнал/шум в канале св зи. По достижении коэффициентом делени делител 3, зафиксированным а реверсивном счетчике 30, минимального значени элемент И 25 закрываетс По третьему входу, что предотвращает дальнейшее уменьшение этого коэффициента . По достижении коэффициентом делени максимального значени и по влении единичного сигнала на первом входе блока 26 выбора перехода элемент И 22 открываетс , а элемент И 23 закрываетс по второму входу. Таким образом, при единичном сигнале на выходе датчика 6, т.е. при увеличении отношени сигнал/шум, сначала увеличиваютс числа М в реверсивных счетчиках 19 (, ), а у при М j М начинает увеличиватьс частота f на тактовых входах элементов 31 и 32 задержки, что приводит к уменьшению дисперсии временных искажений. При нулевом сигнале на . вькоде датчика 6 сначала уменьшаетс частота , а затем М() образом осуществл ютс замирани Коэффициент делени целител 3 устанавливаетс таким образом, чтобы частота на его выходе быпа меньше скорости передачи информации. Так как частота импульсов на выходе делител 11 определ ет значение глубины замираний, а частота импульсов на выходе делител 12 - значение глубины
амираний при изменении частоты, о коэффициенты делени этих делитеей подбираютс таким образом, чтобы эти значени были равны. Коэффициент елени делител 13 выбираетс таким 5 образом, чтобы средний период смены пол рности сигнала на выходе датчика 6, определ емьш частотой импульсов на выходе делител 13, равн лс выбранному периоду замираний в ка- 10 нале св зи. Элемент НЕ 5 необходим л того, чтобы импульсы с выхода входного каскада 1 и делителей 10-13 не совпадали во времени, чем обеспечиваетс устойчивость работы устрой- is ства.
Импульсы дроблени дискретного сигнала моделируютс следующим образом .
На выходах делителей 35 и 36 фор- 20 мируютс импульсы с частотами F и р2 соответственно. Импульсы частоты F, поступающие на вход датчика 38 псевдослучайных интервалов, определ ют среднюю частоту по влени им- 25 пульсов дроблений, так как начало импульса дроблени определ етс формированием на выходе датчика 38 перепада из нулевого состо ни в единичное. Формирователь 39 импульсовзо пропускает на свой выход импульс из
исходной последовательности, следующий непосредственно за перепадом 0-1 на выходе датчика 38, т.е. реализуетс аналогично каскаду 1. Импульс с выхода формировател 39 устанавливает триггер 41 в единичное состо ние и записьшает в разр ды счетчика 40 псевдослучайное число. После установки триггера 41 в единичное состо ние открываетс по первому входу элемент И 37 и на его выход поступают импульсы, которые подаютс на вход счетчика 40 с частотой Импульс с выхода переполнени счетчика 40 устанавливает триггер 41 в нулевое состо ние. Таким образом,на единичном выходе триггера 41 формируютс положительные перепады импульсов дроблений, длительность которых обратно пропорциональна частоте FI и имеет равномерное распределение. Импульсы дроблений накладываютс на дискретный сигнал с помощью сумматора 42 по модулю два.
Таким образом, предлагаемое устройство позвол ет с достаточной степенью адекватности моделировать дискретный радиоканал св зи с замирани ми и дроблени ми передаваемой информации .