SU650234A1 - Устройство адаптивной коррекции сигналов в дискретных каналах св зи - Google Patents

Description

I

Изобретение относитс  к электросв зи, в частности к технике передачи данных, и может иснользоватьс  на коммутируемых и некоммутируемых каналах св зи, характеризующихс  группированием ошибок в пачки, в том числе, на проводных телефонных каналах св зи.

Известно устройство адаптивной коррекции сигналов в дискретных каналах св зи, содержащее линию задержки с Л отводами , отвод которой подключен к первым входам основных перемножителей и каждого перемножител  N коррел торов, каждый из которых включает интегратор, выход каждого интегратора Л коррел торов подключен к соответствующему основному перемножителю, выходы последних подключены к входам первого сумматора, выход которого подключен к одному входу второго сумматора, к другому входу которого подан эталонный инвертированный сигнал, выход второго сумматора подключен через аттенюатор к вторым входам перемножителей Л коррел торов 1.

Однако известное устройство не обладает помехоустойчивостью как к помехам типа обрыва св зи и понижений уровн , так и к импульсным помехам, что приводит к снижению точности.

Целью изобретени   вл етс  повыщение точности.

Дл  этого в устройство адаптивной коррекции сигналов в дискретных каналах

св зи, содержащее линию задержки с Л отводами , каждый отвод которой подключен к первым входам основных перемножителей и каждого перемножител  Л коррел торов , каждый из которых включает интегратор , выход каждого интегратора yV коррел торов подключен к соответствующему основному перемножителю, выходы последних подключены к входам первого сумматора , выход которого подключен к одному

входу второго сумматора, к другому входу которого подан эталонный инвертированный сигнал, выход второго сумматора подключен через аттенюатор к вторым входам перемножителей Л коррел торов, введены

элемент задержки на длительность единичного элемента, последовательно соединенные инвертор, формирователь тактовых имнульсов , статический триггер, элемент И, к другому входу которого подключен выход

инвертора, регистр сдвига, на другой вход которого поданы тактовые импульсы, к другому входу статического триггера поданы сигналы оценки единичного импульса, и Л ключей, при этом каждый из .V ключей введен между выходом перемножител  коррел тора и входом интегратора, к управ.1 ющему входу Л ключей подключены соответствуюш ,пе выходы регнстра сдвнга, а выход элемента задержкп па длительность единичного элемента подключен к входу линии задержки с N отводами. На фпг. 1 приведена структурна  электрическа  схема предложенного устройства; на фиг. 2 - диаграммы, по сн ющие его работу. Устройство адаптивной коррекпии сигналов в дискретных каналах св зи содержит линию задержки I с N отводами, каждый отвод которой подключен к первым входам основных перемножителей 2 и каждого перемножител  3 N коррел торов 4, каждый из которых включает интегратор 5, выход каждого интегратора 5 Л коррел торов 4 подключен к соответствующему основному перемножителю 2, выходы последних подключены к входам первого сумматора 6, выход которого подключен к одному входу второго сумматора 7, к другому входу 8 которого подан эталонный инвертированный сигнал, выход второго сумматора 7 подключен через аттенюатор 9 к вторым входам перемножителей 3 N коррел торов 4 (фиг. 1). Устройство содержит также элемент задержки 10 на длительность единичного элемента , последовательно соединенные инвертор 11, формирователь 12 тактовых импульсов , статический триггер 13, элемент И 14, к другому входу которого подключен выход инвертора 11, регистр 15 сдвига, на другой вход 16 которого поданы тактовые импульсы, к другому входу 17 статического триггера 13 поданы сигналы оценки единичного импульса, и N ключей 18, при этом каждый из Л ключей 18 включен между выходом перемножител  3 коррел тора 4 н входом интегратора 5, к управл ющему входу N ключей 18 подключены соответствующие выходы регистра 15, а выход элемента задержки 10 подключен к входу линии задержки 1. Вход элемента задержки 10  вл етс  входом устройства (фиг. 1). Устройство работает следующим образом . На вход устройства поступает демодулированный сигнал (фиг. 2а). Одновременно на инвертор И и на вход 16 регистра 15 поступают первые и вторые тактовые импульсы - такт Т1 и такт Т2 (фиг. 26, в). С инвертора 11 импульсы поступают на формирователь 12, на выходе которого формируютс  тактовые импульсы, приведенные на фиг. 2г. Фиксаци  искажени  единичного имнульса помехой осуществл етс  внешним устройством (не показано), в котором формируетс  оценка каждого единичного элемента . Фиксаци  искажени  единичного элемента производитс  на интервале Т2 ( фиг. 2а, б, в) Т2 т - TI, где т - длительность единичного элемента, Т - длительность тактового импульса (TI -С т) дл  каждого единичного элемента. Сигнал, определ ющий ошибку в единичном элементе, поступает на вход 17 статического триггера 13, который при этом срабатывает (фиг. 2д). На фиг. 2 в качестве примера показано наличие ошибки в единичных элементах сигнала, отмеченных . Под такт Т1 после срабатывани  статического триггера 13 в первый разр д регистра 15 записываетс  «единица, хран ща с  в указанном разр де регистра 15 в течение длительности одного единичного элемента. При отсутствии ошибки в единичном элементе на соответствующем такте в первый разр д регистра 15 не записываетс  «единица, и он остаетс  на указанном такте в состо нии «нуль. Сдвиг информации в регистре 15 осуществл етс  под такт Т2. Статический триггер 13 возвращаетс  в исходное иоложение (фиг. 2г) по сигналу с формировател  12, запускаемого от импульсов такта Т1. Входной сигнал (фиг. 2а) ностунает на элемент задержкп 10 на длительность единичного элемента, тем самым в устройстве обеспечиваетс  возможность получени  оценки: искажен или не искажен помехой каждый единичный элемент до его поступлени  на линию задержки 1 с jV отводами. Если единичные элементы, отмеченные , искажены помехой, то они, ироход  через линию задержки 1, не участвуют в формировании весовых коэффициентов линии задержки 1 (фиг. 2е - 2л) за счет размыкаНИН ключей 18 по сигналам с выходов регистра 15. На фиг. 2е, ж, 3 приведены диаграммы, но сн ющие формирование весового коэффициента первого отвода линии задержки 1, а на фиг. 2и, к, л - второго отвода линии задержки 1. При этом на фиг. 2е, и приведены диаграммы унравл ющих сигналов на ключах 18, включенных между неремножител ми 3 и интеграторами 5 коррел торов 4 соответственно первого н второго отводов линии задержки 1. При этом показано, что при единичных элементах, искаженных помехами , происходит размыкание ключей 18, принадлежащих первому и второму отводу линии задержки 1. На фиг. 2ж, к приведены диаграммы демодулированных входных сигналов на входах соответственно первого и второго отвода линии задержки 1, а па фиг. 2з,л - диаграммы сигналов на интеграторах 5 первого и второго отвода линии задержки 1, используемых дл  формировани  весовых коэффициентов указанных отводов. Коэффициенты взаимной коррел ции сигнала ощибки и выборки входного сигнала на каждом отводе липни задержки 1 определ ют сигнал нодстройки весового коэффициента соответствующего отвода. Указанный сигнал нодстройки весовых коэффициентов вычисл етс  на каждый тактовый интервал. Значение весового коэффициента каждого отвода формируетс  на выходе интегратора 5 соответствующего отвода .

Предложенное устройство позвол ет исключить воздействие как отдельных единичных элементов, искаженных импульсными помехами, так и пачек ошибок, вызванных указанными помехами. В результате обеспечиваетс  устойчива  работа с заданным параметром качества на прот женных коммутируемых и некоммутмрусмых каналах св зи.

Claims (1)

1. Формула изобретени 

   Устройство адаптивной коррекции сигналов в дискретных каналах св зи, содержащее линию задержки с N отводами, каждый отвод которой подключен к первым входам основных перемножителей и каждого неремножител  Л коррел торов, каждый из которых включает интегратор, выход каждого интегратора jV коррел торов подключен к соответствующему основному перемножителю, выходы последних подключены к входам первого сумматора, выход которого подключен к одному входу второго сумматора, к другому входу которого подан эталонный инвертированный сигнал, выход второго сумматора подключен через аттенюатор к вторым входам перемножнтелей Л коррел торов, отлпчаю щ е е с   тем, что, с целью повышени  точностп, в него введены элемент задерл ки на длительность единичного элемента,

   последовательно соединенные инвертор, формирователь тактовых импульсов, статическпй триггер, элемент И, к другому входу которого подключен выход инвертора , регистр сдвига, на другой вход которого поданы тактовые имиульсы, к другому входу статического триггера поданы сигналы оценки единичного импульса п Л ключей , нри этом каждый из N ключей введен между выходом перемножител  коррел тора и входом интегратора, к управл ющему входу Л ключей подключены соответствующие выходы регистра сдвига, а выход элемента задержки на длительность единичного элемента подключен к входу линии

   задержки с N отводами.

   Источиики информации, нрин тые во внимание при экспертизе 1. Proakis I. G., Miller I. Н. An Adaptive Receiver for Digital Signaling Through

   Channels with Intersjmbol Interference. «IEEE Transaction of Information Theory, V-15, 1969, №4.

   --H-HK-t:L .kJ , LKl QQ