SU1385320A1

SU1385320A1 - Устройство дл приема бинарных сигналов

Info

Publication number: SU1385320A1
Application number: SU864057672A
Authority: SU
Inventors: Владимир Дмитриевич Недильниченко; Юрий Владимирович Шевченко; Андрей Михайлович Лазарев; Олег Игоревич Корба
Original assignee: Одесский Электротехнический Институт Связи Им.А.С.Попова; Предприятие П/Я В-8161
Priority date: 1986-03-14
Filing date: 1986-03-14
Publication date: 1988-03-30

Abstract

Изобретение относитс к электррсв зи. Цель изобретени ,- повышение помехоустойчивости . Устр-во содержит блок 1 преобразовани сигналов, блок 2 обработкЙГ сигналов, счетчик 3, дискриминатор 5 уровн , регистр (Р) 6, сумматор (С) 9. Блок 2 содержит линию 11 задержки , вычиГаю- щие блоки 12, С 13 и 14, блок 15 определени импульсной реакции и перемножители 16. Введены блок 4 задержки, Р 7, триггер 8, компаратор 10. Р 6 и 7 содержат чейки 17 пам ти: С блока 1 демодулиро- вакные отсчеты сигнала поступают на ли- нию П, с выходов к-рой отсчеты сигнала подаютс на 1-е входы N блоков 12, а с дополнительного выхода на блок 15, в к-ром производитс оценка отсчетов импульсной

Description

(Л

00

СП

00

14D

реакции, с М выходов блока 15 отсчеты поступают на 2-е входы перемножителей 16 соответствующей группы из N перемножителей . К 1-му входу каждого перемножите-; л 1.6 подключен один из (N + M-1) выходов счетчика 3. За цикл перебора на 1-х (N-fM-I) выходах счетчика 3 формиру-: ютс 2 комбинаций дискретных символов. С перемножителей 16 сигналы поступают на М-входовые С 13. На выходах N-x С 13 за цикл перебора формируютс комбинаций последовательности эталонных сигналов. С выхода каждого С 13 эталонные сигналы

поступают на i2-e входы соответствующего блока. 12, на выходе к-рых формируютс разности между принимаемыми и эталонными сигналами. На выходе С 14 формируетс обща мера близости между последовательност ми этих сигналов. В качестве меры отклонени м.б. квадрат разности, либо модуль разности. Дискриминатор 5 регистрирует момент, когда кака -то из очередных 2 комбинаций последовательностей эталонных сигналов менее отличаетс от принимаемой, чем предыдущие. 1 табл. I ил.

1 .., .

Изобретение относитс к электросв зи и. может найти применение в устройствах дл приема бинарных сигналов, передаваемых по каналам систем св зи и физическим Цеп м.

Целью изобретени вл етс повыщение помехоустойчивости.

На чертеже представлена структурно- электрическа схема предлагаемого устрой: ства.

Устройство содержит блок 1 преобразовани сигналов, блок 2 обработки сигналов, счетчик 3, блок 4 задержки, дискриминатор 5 :уровн , основной регистр 6, дополнительные регистры 7, триггер 8, сумматор 9 и компаратор 10,, причем блок 2 обработки сигналов содержит линию 11 задержки, вычитающие блоки 12, сумматорь 13, дополнительный сумматор 14, блок 15 определени импульсной реакции и теремножители 16, а основные 6 и дополнительные 7 регистры содержат чейки 17 пам ти. Устройство работает следующим обра зом.

На вход блока 1 преобразовани сиг- Мала поступает принимаемый сигнал. На йыходе формируютс отсчеты демодулиро- ванного сигнала X,f

ittf

X.2 mvgK-i -I-V(1)

где ти; -- передаваемые информационные символы; g - отсчеты импульсной реакции

тракта передачи; отсчеты аддитивного гауссовского щума; М - длительность импульсной реак:

. ;ЦИИ.

с выхода блока 1 преобразовани сигнала демодулированные отсчеты сигнала поступают на вход линии II задержки, с вь1ходов которой, отсчеты сигнала подаютсй; на первые входы N вычитающих блоков 12, И с дополнительного выхода линии 11 задержки - на вход блока 15 определени импульсной реакции g(t), в котором производитс оценка отсчетов g, импульсной реакции. С М выходов блока |5 определени импульсной .реакции отсчеты gK поступают на вторые входы перемножителей 16 соответствующей группы из N перемножителей. К первому входу каждого перемножител 16 подключен соответствующим образом-один ш (N-fM-1) -X выходов счетчика 3. За цикл перебора на первых (N+M-1)-х выходах

счетчика 3 формируютс комбинаций дискретных символов. С выходов перемножителей 16 сигналы поступают на соответствующие М-входовые сумматоры 13,

На выходах N-x сумматоров 13 за цикл перебора формируютс комбинаций последовательности эталонных сигналов (Х.,,...,), где

«+«д

Л -мЛ

-,2x-i

(2)

С выхода каждого N-ro сумматора 13 эталонные сигналы поступают на вторые входы соответствуиэщего вычитающего блока 12, на выходах которых формируютс

0 разности между принимаемыми и эталонными сигналами, которые поступают на один из входов дополнительного сумматора 14. На выходе дополнительного сумматора 14, который вл етс выходом блока 2 работки сигналов , формируетс обща мера

5 близости между принимаемой и эталонной последовательност ми сигналов. В качестве меры отклонени может быть вз т, к примеру, квадрат разности либо модуль раз-; ности. С выхода дополнительного суммато10

pa 14 сигнал поступает на вход дискриминатора 5 уровн , который регистрирует момент , когда кака -то из очередных -х комбинаций последовательности эталонных сигналов менее отличаетс от принимаемой, е «ем предыдущие.

По этому сигналу последовательность символов, соответствующа данной эталонной комбинации сигиалов, с первых (N-f-M-1)-х выходов счетчика 3 записываетс в соответствующие чейки 17 пам ти осиовного 6 и дополнительных 7 регистров сдвига и триггера 8, в которых после окончани цикла перебора записана наиболее правдоподобна последовательность символов.

Дискриминатор 5 уровн работает следующим образом.

В начале цикла перебора при получении первой комбинации эталонной последовательности сигналов обща норма близости записываетс в элемент пам ти дискриминатора 5 уровн , а соответствующие ей (N-FM-1) дискретных символор с первых (N-fM-1) выходов счетчика 3 записываютс в чейки 17 пам ти и триггер 8. На

Таким образом, при блочном вынесении решени в каждом такте и однртактовом сдвиге в линии 11 задержки оценка каждо-. го символа присутствует в (N+M-1) блоках оценок. Следовательно, если, к примеру: на п-м такте оценка символа ffl на первой позиции блока оценок, то на (n + m-fN- КГ.; такте оценка символа ш находитс Hd (Мч-N-1)-й позиции блока оценок.

Пусть после цикла перебора на п-м тактовом интервале прин то решение о прин тии блока символов

т„

-,

т.

15 где .А - символ оценивани .

Рассмотрим процесс окончательного посимвольного решени . После окончаний цикла перебора и вынесени решени сигналом с дополнительного выхода счетчика 3 через блок 4 задержки осуществл етс перезапись оценок с первых чеек 17 пам ти во вторые чейки 17 пам ти регис тров 6 и 7 сдвига.

Теперь оценка символа т. на п-м тактовом интервале блочного решени находит:

20

следующем щаге перебора формируетс 25 с во второй чейке 17 пам ти основного втора комбинаци эталонной посЛедова- регистра 6. После этого счетчик сбрасыва- тельности сигналов и соответствующа ей норма близости. Если норма близости, полученна на данном шаге, меньше нормы

т.

т, т..

ш

x-sJ

После этого сигналом с дополнительнЬетс в исходное состо ние и начинаетс но- вый цикл перебора дл блочного рещеии на (п + 1)-м тактовом интервале, в резуль- близости, содержащейс в элементе пам ти -. тате которого выноситс решение о прин - дискриминатора 5 уровн , то на его выхо- тии символов де по вл етс сигнал, по которому, меньша норма близости записываетс в элемент пам ти дискриминатора 5 уровн , а в чейки 17 пам ти и триггер 8 записываютс с первых (N+M-1)-х выходов счетчи- выхода счетчика 3 через блок 4 задержки- каЗ дискретные значени , при которь|Х бы- осуществл етс перезапись оценок со вторых чеек 17 пам ти регистров 6 и 7 сдвига в третьи чейки 17 пам ти, с первых чеек 17 пам ти во вторые, а счетчик 3 сбрасываетс в исходное состо ние дл начала:

на его выходе сигнал не по вл етс и ника- 40 цикла перебора и блочного решени на сле- к х изменений не происходит. Таким об- , дующем (пЧ-2)-м тактовом интервале.

Теперь оценка т на п-м тактовом интервале решени находитс в третьей чейке пам ти основного регистра 6, оценка символа ш на (п + 1)-м тактовом интервале блочного решени во второй чейке 17 пам ти первого дополнительного регистра 7 сдвига. Таким образом, за семь такто- .вых интервалов семь раз выноситс оценка символа т на тактовых интервалах п, n-f 1,л

Если на каждом такте выносить блоч- 50 -мП+б. После блочного решени на (п + ное решение, то блок оценок из () +6)-м тактовом интервале в чейках 17 символов будет отличатьс от блока, полу- и триггере 8 хран тс следующие ченного на предыдущем такте, всего одни1у оценки символов, вынесенные на различ- символом.ных тактовых интервалах:

ла получена данна норма близости.; Если норма близости, сформированна на данном шаге, больше той, котора записана в элементе пам ти дискриминатора 5 уровн , то

разом, к концу цикла перебора из 2 щагов по сигналам с дискриминатора 5 уровн регистрируетс эталонна последовательность сигиалов, наименее отлича э- вда с от переданной, а соответствующий ей блок оценок из (N-fM-1) символов записан в первых чейках 17 пам ти основ ного 6 и дополнительных 7 регистров сдвига и триггере 8.

45

т„

-,

т.

где .А - символ оценивани .

т.

т, т..

ш

x-sJ

одное состо ние и начин перебора дл блочного -м тактовом интервале, рого выноситс решение лов счетчика 3 через блок 4 з етс перезапись оценок 17 пам ти регистров 6 и чейки 17 пам ти, с перв во вторые, а счетчик 3 исходное состо ние дл

После этого сигналом с дополнительнЬ в исходное состо ние и начинаетс но- й цикл перебора дл блочного рещеии (п + 1)-м тактовом интервале, в резуль- е которого выноситс решение о прин - символов выхода счетчика 3 через блок 4 задержки ществл етс перезапись оценок со втох чеек 17 пам ти регистров 6 и 7 сдвига ретьи чейки 17 пам ти, с первых чеек пам ти во вторые, а счетчик 3 сбрасытс в исходное состо ние дл начала

45

m

л m.

л

m.

л

A ,

та..

n

m.

С выходов регистров 6 и 7 сдвига и триг- 8 оценки символа т полученные на п,п +1 ,...,п+f)-M тактовых интервалах, поступают на сумматор 9, с пыхода сумматора 9 - на первый вход компаратора 10.

По сигналу с дополнительного выхода счетчика 3 компаратор 10 выносит оконча- тельное посимвольное рен1ение по следующему правилу:

1:.:

,

если Vj если ,

n+e /

где Vj 2. т,

ifn

напр жение на выходе

сумматора 9.,

После этого сигналом управлени с дополнительного выхода счетчика 3 -через блок 4 задержки осуществл етс перезапись оценок символов с 1-х чеек 17 пам ти в (I-f-l)-e чейки пам ти регистров сдвига , где I-N + M-2, N + M-3,...,1, а, счетчик 3 сбрасываетс в исходное состо ние дл начала цикла перебйра и блочного ре- шени на следующем (n-f 7)-м тактовом интерпале . После блочного решени аналогичным образом с помощью сумматора 9, компаратора 10 мажоритарным способом выноситс посимвольное рещение о символе гп и т.д.

Таким образом, введенна совокупность отличительных признаков позвол ет повыл

m,

m.

Xt-l

л

m,

5

0

5

0

сить помехоустойчивость приема при воздействии межсимвольных искажений и аддитивных шумов.

Claims

Формула изобретени

Устройство дл приема бинарных сиг-, налов, содержащее счетчик, ос.новной регистр сдвига, сумматор, последовательно соединенные блок преобразовани сигналов , блок обработки сигналов, дискриминатор уровн , причем первые выходы счетчика подключены к вторым входам блока обработки сигналов, отличающеес тем, что, с целью повыщени помехоустойчивости, введены блок задержки, дополнительные регистры сдвига, триггер, компаратор, при этом первые выходы счетчика подключены к информационным входам основного и дополнительных регистров сдвига и триггера, выход дискриминатора уровн подключен к первым управл ющим входам основного и дополнительных регистров сдвига и управл ющему входу триггера, выход блока задержки подключен к вторым управл ющим входам основного и дополнительных регистров сдвига, выходы которых, а также выход триггера подключены к входам сумматора, выход которого подключен к первому входу компаратора, второй вход которого соединен с вторым выходом счетчика и входом блока задержки.