SU641671A1 - Регенератор приемника стартстопных телеграфных сигналов - Google Patents

Description

Изобретение относитс  к радиотехнике н может быть испо.пьзовано в системах передачи дискретных сигналов.

Одним из известных стартстопных регенераторов , используемых дл  регенерации по форме и длительности посылок стартстопной телеграфной комбинации,  вл етс  регенератор , содержащий входной, исправл ющий и выходной узлы, а также упразл емый делитель частоты н счетную схему со спусковым реле дл  управлени  упом нутым деЛн.телем 1j.

Однако известный регенераюр нельз  использовать в приемниках стартстопно-сннхронных систем дл  коррекции длительности стоповых посылок.

Наиболее близкнм техническим решением к предлагаемому устройству  вл етс  регенератор приемника стартстопных телеграфных сигналов, содержащий формирователь входных снгналов, на управл ющий вход которого поданы управл ющне нмнульсы, н последовательно соеднненные делнтель частоты , на управл ющнй вход которого поданы тактовые нмпульсы, счётчнк н спусковое реле, к другому входу которого подключен выход

блока коррекции, причем выход спускового реле подключен к другому входу счетчика, а выход делител  частоты подключен к тактовому входу блока коррекции (2).

Однако и этот регенератор невозможно примен ть в приемниках стартстопно-сннхронных систем дл  коррекции длительности стоповых посылок из-за низкой помехоустойчивости .

Цель изобретени  - повышение помехоустойчивости путем регенерации стоповой посылки телеграфных сигналов.

Дл  этого в регенератор прнемника стартстопных телеграфных сигналов, содержащнй формирователь входных снгналов, на управл ющнй вход которого поданы управл ющне нмпульсы, н последовательно соеднненные делнтель частоты, на управл ющий вход которого поданы тактовые нмпульсы, счётчнк н спусковое реле, к другому входу которого подключен выход блока коррекции, причем выход спускового реле подключен к другому входу счётчика, а выход делител  частоты подключен к тактовому входу блока коррекцин , введены фазовый днскримннатор, блок

вычитани , реверсивный счетчик, блок совпадени  и блок эластичгюй пам ти.

Между выходом формировател  входных сигналов и информационным входом блока коррекции, включен блок эластичной пам ти, выход которого через блок вычитани  подключен ко входу фазового дискриминатора и к вычитающему входу реверсивного счетчика . К суммирующему входу счетчика подключен выход фазового дискриминатора, выход реверсивного счетчика подключен к другому входу блока вычитани  и к соответствующему входу блока эластичной пам ти, а выходы счетчика и блока коррекции подключены соответственно ко входам блока совпадени , выход которого подключен к соответствующему входу блока вычитани  и к дополнительному входу делител  частоты. Выход делител  частоты подключен к соответствующему входу фазового дискриминатора , причем на управл ющие входы фазового дискриминатора и блока эластичной пам ти поданы управл ющие импульсы, а на тактовый вход блока вычитани  соответственно тактовые импульсы.

На чертеже приведена структурна  электрическа : схема предложенного регенератора .

Регенератор приемника стартстопных телеграфных сигналов содержит формирователь входных сигналов 1, на управл ющий вход которого поданы управл ющие импульсы , и последовательно соединенные делитель частоты 2, на управл ющий вход которого поданы тактовые импульсы, счетчик 3 и спусковое реле 4, к другому входу которого подключен выход блока коррекции 5. Выход спускового реле 4 подключен к другому входу счетчика 3, а йыход делител  частоты 2 подключен к тактовому входу блока коррекции 5,

Регенератор также содержит фазовый дискриминатор 6, блок вычитани  7, реверсивный счетчик 8, блок совпадени  9 и блок эластичной пам ти Ю. Между выходом, формировател  входных сигналов 1 и информационным входом блока коррекции 5 включен блок эластичной пам ти 10, выход которого через блок вычитани  7 подключен ко входу фазового дискриминатора 6 и к вычитающему входу реверсивного счетчика 8.

К суммирующему входу счетчика 8 подключен выход фазового дискриминатора 6, выход реверсивного счетчика 8 подключен к другому входу блока вычитани  7 и к соответствующему входу блока эластичной пам ти 10. Выходы счетчика 3 и блока коррекции 5 подключены соответственно ко входам блока совпадени  9, выход которого подключен к соответствующему входу блока вычитани  7 и к дополнительному входу делител  частоты 2. Выход последнего подключен к соответствующему входу фазового дискриминатора 6, причем на управл ющие входы фазового дискриминатора 6 и блока эластичной пам ти 10 поданы управл ющие импульсы, а на тактовый вход блока вычитани  7 соответственно тактовые импульсы.

Регенератор работает следующим образом .

В стоповом положении регенератора счетчик 3 заблокирован в нулевом состо нии управл ющим сигналом с выхода спускового

реле 4, которое находитс  в стоповом положении . Кроме того, реверсивный счетчик 8 находитс  в нулевом состо нии, а управл емый делитель частоты 2 делит частоту входных тактовых импульсов в К раз так, чтобы период следовани  выходных тактовых импульсов был равен длительности элементарной посылки Го.

В формирователе входных сигналов 1 с помощью управл ющих импульсов из группового многоканального сигнала импульсной стартстопно-синхронной системы выдел етс  сигнал данного канала и с помощью этих же управл ющих импульсов, период следовани  которых г го, записываетс  в блок эластичной пам ти 10. С выхода блока 10 сигнал с помощью блока коррекции 5

5 считываетс  в моменты прихода тактовых импульсов на вход этого блока благодар  . чему осуществл етс  коррекци  длительности посылок принимаемого сигнала.

Коррекци  длительности стоповой посылки осуществл етс  при помощи счетчика 3, спускового реле 4, блока совпадени  9 и управл емого делител  частоты 2. В момент считывани  в блоке коррекции 5 стартовой посылки срабатывает спусковое реле 4 и разрещает работу счетчика 3, подсчитывающего

5 количество считывающих (выход1гых тактовых ) импульсов, начина  с первой (стартовой ) посылки в стартстопной комбинации. После подсчета числа импульсов, равного минимальному числу посылок в стартстопной комбинации, на выходе счетчика 3 но вл етс  сигнал, подаваемый на вход блока совпадени  9. Если на другой вход блока совпадени  9 а этот момент с выхода блока коррекции 5 поступает стопова  пол рность, то с выхода блока совпадени  9 подаетс  сиг5 пал на управл ющий вход управл емого делител  частоты 2 и увеличивает его коэффициент делени  частоты до величины Tak, чтобы следующий считывающий ( выходной тактовый), импульс был выработан через интервал Тс to. Затем коэффици-.

o ент делени  частоты управл емого делител  частоты 2 возвращаетс  к прежнему значению К, что обеспечивает удлинение стоповой посылки на Дт . Величина L выбираетс  таким образом, чтобы длительность стартстопного цикла на выходе регенератора не превыщала минимально допустимую длительность стартстопного цикла на входе стартстопно-синхронной системы.

Выходной сигнал счетчика 3 одновременно с поступлением на вход блока совпадени  9 поступает также на другой вход спускового реле 4 и возвращает его в стоповое положение, что приводит к сбросу счетчика 3 в нулевое состо ние и его блокировке. С момента считывани  следующей стартовой посылки в блоке коррекции 5 описанный выше процесс в спусковом реле 4, счетчике 3. блоке совпадени  9 и делителе напр жени  2 повтор етс .

Поскольку средний период следовани  импульсов считывани  всегда больше периода следовани  импульсов записи (управл ющих импульсов), возникает задача согласовани  скоростей записи и считывани . Эта задача решаетс  с помощью блока эластичной пам ти 10, фазового дискриминатора 6, блока вычитани  7 и реверсив1тго счетчика 8. Блок эластичной пам ти 10 содержит накоийтель из последовательно соединенных  чеек пам ти на один бит кажда , например сдвиговый регистр, дешифратор состо ний реверсивного счетчика 8 и переключатель выходов  чеек пам ти. В исходном состо нии, когда реверсивный счетчик 8 находитс  в нулевом состо нии, переключатель выходов  чеек пам ти накопител  подключает к выходу блока эластичной пам ти 10 вход первой (выход нулевой)  чейки пам ти накопител .

В процессе работы регенератора фазовый дискриминатор 6 сравнивает моменты прихода импульсов записи и считывани . Если в промежутке между i-м и (i-f 1)-м импульсом записи на тактовый вход фазового дискриминатора 6 не поступит импульс считывани , на его выходе в момент прихода на управл ющий вход (i4-l)-ro импульса записи вырабатываетс  суммирующий импульс , подаваемый на суммирующий вход реверсивного счетчика 8. В результате число , записанное в этом счетчике, увеличитс  на единицу, к выходу блока эластичной пам ти 10 вместо выхода К-й  чейки пам ти накопител  подключитс  выход (К-Ь1)- и  чейки пам ти. Благодар  этому на информационном входе блока коррекции 5, несмотр  на продвижение принимаемого сигнала на одну посылку в блоке эластичной пам ти 10, сохранитс  значение подлежащей очередному считыванию посылки, что обеспечивает считывание принимаемого сигнала без потерь посылок.

Компенсаци  задержки принимаемого сигнала, накапливаема  в результате описанного выше процесса в блоке эластичной пам ти 10, происходит в том случае, когда в принимаемом сигнале содержитс  две и более стоповых посылок. Происходит это следующим образом. В момент регистраци  в блоке коррекции 5 стоповой посылки выж дной сигнал блока совпадени  9 подаетс  на управл ющий вход блока вычитани  7 и переводит его из исходного состо ни  в рабочее, в котором разрешаетс  прохождение входных тактовых импульсов на вычитающий вход реверсивного счетчика 8. В результате число, записанное в этой счепиже, начинает уменьшатьс , стрем сь к нулю. Процесс вычитани  продолжаетс  до выполнени  одного из двух условий: реисрсиоиый счетчик 8 находитс  в нулевом состо нии или на информационный вход блока вычитани  7 с выхода блока эластичной 10 поступила стартова  пол рность.

В первом случае блок вычитани  7 остаетс  в рабочем состо нии, но вычитающие импульсы блокируютс  на выходе, блока вычитани  7 Сигналом «блоифонка, приход щим с выхода реверсивного счетчика 8 в случае его нулевого состо ни  на блокировочный вход блока вычита н  7.

Во втором случае блок вычнтанн  7 сбрасываетс  в исходное состо ние, и вследствие этого прекращаетс  процесс вычитани . В момент сброса блок ныинтанн  7 нч управл ющем выходе вьфабатывает короткий управл ющий импульс, который, поступа  на второй упраат ющнй вход фазового дискриминатора 6, оказывает на последний такое же воздействие, как любой импульс считывани .

Таким образом, предлагаел5ын регенератор приемника импульсной стартстопно-синхронной системы обеспечивает формирование удлиненных стоповых 1 осылок, длительность которых более длительности элементарной посылки, что приводит к повышению помехоустойчивостн приема стартстопных комбинаций .

Claims (2)

1.За вка № 2149443/09. кл. Н 04 Q 11/04, 1975. по которой выдано положительное рещение о выдаче авторского свидетельства.

2.Ушаков В. А. и др. Проводна  св зь. М.. «Св зь. 1974. с. 199-200.

IhpaS/vMufJt

HtUUfbtU

ПтаШ

UHnff tttl