SU1751774A1 - Многоканальный интерфейс - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Его использование дл  фазового сопр жени  ЭВМ с синхронными источниками несинфазных цифровых сигналов позвол ет повысить быстродействие за счет сокращени  времени фазировани  интерфейса . Многоканальный интерфейс содержит в каждом канале 1 формирователь 2 импульсов, корректор 3 фазы и фазовый компаратор 4. Благодар  введению блока 7 определени  приоритета, блока 8 коммутации и блока 9 точного фазировани , а в каждый канал 1 - анализатора 5 сигнала и переключател  6 в многоканальном интерфейсе процесс фазировани  раздел етс  на грубую коррекцию фазы (с точностью до половины тактового интервала) и точную подстройку фазы с ошибкой, равной разбросу в быстродействии однотипных триггеров параллельного регистра в блоке 9 точного фазировани  3 з п. ф-лы, 8 ил 2 табл.

Description

Изобретение относитс  к вычислительной технике, а именно к многоканальным параллельным интерфейсам, и может быть использовано дл  фазового сопр жени  ЭВМ с синхронными источниками несин- фазных цифровых сигналов.

Известно многоканальное устройство сопр жени  абонентов с ЭВМ, содержащее в каждом из к каналов (к 1) блок пам ти, триггер, три ключа и общий дл  всех каналов генератор тактовых импульсов, при этом вход блока пам ти и выход первого ключа объединены и  вл ютс  выходом интерфейса (остальные блоки оригинала не имеют отношени  к параллельной работе интерфейса ). Этот интерфейс предназначен дл  поочередного подключени  параллельных каналов к буферному блоку двухадресной пам ти, содержимое которого параллельно

считываетс  в ЭВМ по ее команде, т е решает задачу организации инфоромацион- ных циклов дл  ЭВМ и не решает задачи фазировани  цифровых сигналов, поступающих одновременно в каналы.

Известен передающий полукомплект аппаратуры синхронного сопр жени  цифровых потоков, содержащий в каждом из к каналов (к 1), входы и выходы которых образуют k входов и k выходов интерфейса, формирователь, вход которого подключен к входу канала, корректор, первый и второй входы которого подклгчены соответственно к первому и второму выходам формирователи , фазовый компаратор, первый вход которого подключен к второму выходу формировател , а также преобразователь кода ПК приема и общие дл  всех каналов задающий генератор ЗГ, генераторное оборудование ГО и передатчик синхросигнала.

V

сл

VI

В состав прототипа входит также приемный полукомплект, включающий в каждом из k каналов дополнительный блок синхронного сопр жени  (БСС приема), дополнительный преобразователь кода (ПК передачи) и общие дл  всех каналов дополнительное генераторное оборудование (синхронизируемое) и приемник синхросигнала ,

Входные цифровые сигналы имеют одинаковую дл  всех тактовую частоту F, т.е.  вл ютс  синхронными (их частотна  синхронизаци  осуществл етс  традиционными средствами на предыдущем этапе обработки сигналов). Однако их фазы  вл ютс  случайными величинами, т.е. сигналы не синфазны. Задача прототипа - произвести взаимное фазирование этих сигналов.

В прототипе в процессе фазировани  (синхронного фазового сопр жени ) в каждый информационный цифровой сигнал вводитс  синхросигнал, занимающий несколько тактовых интервалов (например, 8 тактовых периодов Т). Этот синхросигнал раздел ет информационный сигнал на циклы и используетс  дл  цикловой синхронизации . После прерывани  дл  вхождени  в режим фазировани  в прототипе необходимо выделить и проанализировать несколько синхросигналов (три-четыре в среднем), т.е. затратить на это столько же циклов цифрового сигнала, каждый из которых включает Р символов (например, Р 1024).

Следовательно, затраты времени на фазирование составл ют в прототипе 4Р тактов, или 4РТ секунд, т.е. довольно значительную величину. Таким образом, недостаток прототипа заключаетс  в большом времени вхождени  в режим фазировани  (времени фазировани ).

Цель изобретени  - повышение быстродействи  за счет сокращени  времени фазировани  интерфейса

Сущность изобретени  заключаетс  в разделении процесса фазировани  на две последовательные стадии: сначала грубую коррекцию фазы (с точностью до половины тактового интервала), а затем точную подстройку фазы в пределах выбранной половины тактового интервала с ошибкой, равной разбросу dt в быстродействии однотипных триггере параллельного регистра, осуществл ющих точное фазирование по единому дл  них тактовому сигналу.

На фиг,1 изображена функциональна  схема предлагаемого многоканального интерфейса (на которой отмечены характерные точки, А, Б, В, Г, Е, Л. М, Н, X схемы), на фиг.2 - схема формировател  импульсов; на фиг.З - анализатор сигнала; на фиг.4 - корректор фазы; на фиг.5 - блок определени  приоритета; на фиг.6 - блок коммутации; на фиг.7 - временные диаграммы сигналов в указанных характерных точках схемы (диаграммы помечены теми же символами); на фиг,8 - временные диаграммы в тех же характерных точках, обобщенные по всем каналам интерфейса

Многоканальный интерфейс (фиг.1) содержит в каждом i-м канале 1,1 (I 1k,

k 1) формирователь 2.I импульсов, вход которого  вл етс  i-м входом интерфейса, информационный выход формировател  2.I импульсов соединен с первым входом корректора 3.1 фазы, тактовый выход формировател  2.1 импульсов подключен к первому входу фазового компаратора 4.1 и второму входу корректора 3.1 фазы, а также блок 7 определени  приоритета, блок 8 коммутации и блок 9 точного фазировани , а в 1-й канал - переключатель 6.1 и анализатор 5.1 сигнала, первый вход которого подключен к информационному выходу формировател  2.1 импульсов, первый и второй выходы корректора 3.1 фазы и выход фазового компаратора 4 i соединены соответственно с первым и вторым информационными и управл ющим входами переключател  6.1, выход которого подключен к i-му информационному входу блока 9 точного фазировани , выходы которого  вл ютс  соответствующими выходами интерфейса,, выходы анализаторов 5 i сигнала первого - k-ro каналов подключены к соответствующим входам блока 7 определени  приоритета , первый - k-й выходы которого соединены с соответствующими управл ющими входами блока 8 коммутации, первый - k-й информационные входы которого подключены к

тактовым выходам формирователей 2.1 импульсов соответствующих каналов, выход блока 8 коммутации соединен с тактовым входом блока 9 точного фазировани  и вторым входом фазового компаратора 4.1 и анализатора сигнала в i-м канале

Формирователь 2 импульсов (фиг.2) содержит D-триггер 10, информационный D-вход которого подключен к входу формировател  2. а пр мой выход - к первому выходу А формировател  2, и выделитель 11 тактового сигнала (ВТС), вход которого подключен к входу формировател  2 импульсов, а выход - к тактовому С-входу D-триггера 10

и второму выходу Б формировател  2 импульсов .

Формирователь 2 импульсов предназначен дл  восстановлени  (регенерации) искаженных импульсов информационного сигнала до пр моугольных импульсов А и

выделени  из входного сигнала импульсов Б тактового сигнала.

Выделитель 1fтактового сигнала (ВТС) содержит последовательно соединенные дифференциатор, вход которого подключен к вхбду ВТС 11, ждущий мультивибратор, резонансный узел, регулируемый фазовращатель и амплитудный органичитель, выход которого подключен к выходу ВТС 11.

Входной информационный сигнал, поступающий в ВТС 11, фронтом каждого своего импульса формирует в дифференциаторе короткий импульс, запускающий мультивибратор. Длительность этого импульса равна Т/2, где Т 1 /F - период тактового сигнала с частотой F. При такой длительности спектральна  плотность выходного сигнала мультивибратора имеет максимум на частоте F. Этот сигнал раскачивает резонансный узел (усилитель с контуром, настроенным на частоту F), гармонический сигнал которого через фазовращатель поступает в ограничитель (усилитель-ограничитель ), преобразующий его в пр моугольные импульсы тактового сигнала Б с частотой F и длительностью Т/2 (скважностью 2). Фаза этого сигнала устанавливает формирователь так, чтобы фронты импульсов выходных сигналов А и Б совпадали.

Анализатор 5 сигнала (фиг.З) содержит двоичный счетчик 12 до N 2П (где п -число разр дов счетчика), установочный R-вход которого подключен к 1-му входу А анализатора 5 сигнала, элемент И-НЕ 13, первый вход которого подключен к второму входу Бо анализатора 5 сигнала, а выход - к счетному С-входу счетчика 12, многоходовый элемент И-НЕ 14, входы которого порознь подключены к разр дным выходам счетчика 12, а выход - к второму входу элемента И-НЕ 14 и к выходу анализатора 5 сигнала .

Анализатор 5 сигнала предназначен дл  вы влени  наличи  или отсутстви  цифрового сигнала А (фиг 6, режимы а или б) на его первом входе А при посто нном поступлении на его второй вход Б0 гарантированного тактового сигнала Б0.

В режиме а каждый импульс информационного сигнала А поступает на R-вход счетчика 12 и устанавливает его в нулевое состо ние, которое фиксируетс  многовхо- довым элементом И-НЕ 14 как сигнал его выходе В. поступающий на второй вход элемента И-НЕ 13 и разрешающий прохождение через него тактовых импульсов Бо. Тактовые импульсы Б0 подаютс  на С-вход счетчика 12, т.е. в промежутках между соседними импульсами информационного сигнала А (на R-входе счетчика 12).

На каждый такой промежуток в сигнале А приходитс  не более L тактовых импульсов Бо, где L - максимально возможное количество О, следующих непрерывно один

5 за другим в информационном сигнале А (L N). Поэтому счетчик 12 никогда не успевает (в режиме а) досчитать до конца, т.е. до N (когда на всех его выходах должны установитьс  значени  1), и всегда сбра0 сываетс  очередным импульсом А, так что на всех его выходах никогда в таком режиме не по вл ютс  одновременно значени  1. Следовательно, на выходе многовходового элемента И-НЕ 14 и на выходе В анализато5 ра 5 сигнала в режиме а всегда устанавливаетс  сигнал Г1, свидетельствующий о наличии информационного сигнала А на первом входе анализатора 5.

В режиме б сигнал А отсутствует, так

0 что состо ние О на R-входе счетчика 12 разрешает ему производить счет тактовых импульсов Бо до значени  N 2, т.е. до установлени  на всех его выходах состо ни  1 одновременно, когда на выходе В

5 многовходового элемента И-НЕ 14 устанавливаетс  сигнал О, запрещающий прохождение тактовых импульсов Б0 через элемент И-НЕ 13. Тем самым счетчик оказываетс  остановленным в заполненном

0 состо нии, которое сохран етс  в течение всего режима б, при котором на выходе В анализатора 5 сформирован сигнал О, свидетельствующий об отсутствии сигнала А на первом входе анализатора 5.

5 Таким образом, в зависимости от наличи  или отсутстви  информационного сигнала А на первом входе А (т.е. в режимах а или б) анализатор 5 однозначно формирует на своем выходе В сигнал В 1 или В О

0 соответственно.

Корректор 3 фазы (фиг,4) содержит первый D-триггер 15.1, у которого информационный 0-вход и пр мой выход подключены соответственно к первому входу А и перво5 му выходу Л корректора 3 фазы, элемент НЕ 16, вход которого подключен к второму входу Б корректора 3 фазы, а выход - к тактовому С-входу первого триггера 15.1, второй D-триггер 15.2, D-вход которого подключен

0 к пр мому выходу первого триггера 15.1, а С-вход и пр мой выход соответственно к второму входу Б и вк сроху выходу М корректора 3 фазы,

Корректор 3 фазы предназначен дл 

5 подготовки предварительного (грубого) фазировани  информационного сигнала А (с точностью до половины Т/2 тактового периода ), Дл  этого очередной информационный символ А (фиг.7) отрицательным фронтом (спадом) тактового импульса Б через элемент НЕ 16 записываетс  в первый D-триг- гер 15.1. Через Т/2 положительным фронтом следующего тактового импульса Б этот же информационный символ А записываетс  во второй D-триггер 15,2. В результате на первом и втором выходах Л и М корректора 3 фазы по вл ютс  копии Л и М символа А, сдвинутые на Т/2 (на втором выходе позднее , чем на первом).

Фазовый компаратор 4 выполнен в виде D-триггера, у которого D-вход, С-вход и пр мой выход  вл ютс  соответственно первым входом Б, вторым входом Бо и выходом Г компаратора 4. Если на его первом и втором входах Б и Бо фазы Ф и Ф0 тактовых сигналов Б и Бо наход тс  в соотношени х Ф Ф0 или Ф Ф0, то на выходе Г компаратора 4 сигнал Г 1, если же Ф Фо, то Г 0. Это справедливо (как в данном предложении ) дл  синхронных сигналов одинакового вида (пр моугольные импульсы частоты F со скважностью два). Будем называть сигнал Бо (на С-входе триггера) и его .фазу Ф0 опорными, а сигнал Б (на D-входе триггера) и его фазу Ф исследуемыми. Дл  таких сигналов достаточно рассматривать разницу в их фазах в пределах ±Т/2, где Т 1 /F - период сигналов. Если дл  фиксированного импульса Бо его фронт совпадает по времени с вершиной импульса Б или его фронтом (по другому - с уровнем 1 или положительным перепадом уровней сигнала Б), то триггер устанавливаетс  в единичное состо ние, а на его пр мом выходе по вл етс  сигнал Q 1. В этом случае говор т , что сигнал Б опережает сигнал Бо или синфазен ему, т.е. Ф Ф0 или Ф Ф0. Если же фронт Бо совпадает с интервалом между импульсами Б (с уровнем О), то триггер устанавливаетс  в состо ние 0 0, при этом считают, что сигнал Б отстает от сигнала Бо, т.е. Ф Фо. Этим объ снено формирование указанных выше выходных сигналов Г фазового компаратора 4,

Переключатель б содержит первый и второй элементы И, у которых первые входы подключены соответственно к первому и второму входам переключател  б, а вторые входы соответственно непосредственно и через элементы НЕ - к управл ющему входу переключател  б, и элемент ИЛИ, входы которого порознь подключены к выходам первого и второго элементов И, а выход - к выходу переключател  6.

Управл ющий сигнал 1 или О разрешает прохождение на выход Н переключател  6 сигнала с первого или второго его входа (Л или М).

Блок 7 определени  приоритета (фиг.5) имеет к входов B.I (i 1...k) k выходов E.I и

содержит k элементов И-НЕ 17.1 (каждый из которых  вл етс  к-входовым)и k элементов НЕ 18.i, входы которых подключены к выходам одноименных (по номеру) элементов ИНЕ 17.1, а выходы- к одноименным выходам ЕЛ блока 7, В -м элементе И-НЕ 17.1(1 1...k) 1-й вход подключен к i-му входу B.I блока 7, выход - к i-м входам остальных k-1 элементов И-НЕ 17.JQ U 1...k-1).

Входные сигналы B.i блока 7 образуют k-символьную комбинацию двоичных символов типа 1101...1001, в которой символы 1 и О отвечают действующим (активным) в данный момент и бездействующим (пассивным ) каналам 1.1, а место символа в комбинации определ ет номер f канала 1.1. Тем самым эта комбинаци  определ ет мгновенную рабочую ситуацию в схеме интерфейса . Блок 7 определени  приоритета

предназначен дл  гарантированного выбора лишь одного номера 10 канала 1,10 из числа только действующих каналов 1.1 (i 1...ko, k0 k), в которых выделены тактовые сигналы Б..

В начальный момент (при включении),

если все входные сигналы BI 1 (все каналы - активные), а также если один или несколько каналов имеют входные сигналы Bj 0 (каналы пассивные), то активные

каналы 1 i оказываютс  в состо нии соревновани  и их элементы И-НЕ 17.i стрем тс  сформировать на своих выходах сигналы О. Это удаетс  лишь одному из них 17.10 (по случайным обсто тельствам, св занным

с разбросом в быстродействии однотипных элементов). Его выходной сигнал О поступает на один из входов (i 10) каждого из остальных элементов И-НЕ 17.i (i 10) и вместе с сигналами B.i 1 образует на входах каждого из них смешанную комбинацию из одного О дл  i lo и остальных 1 дл  (активных каналов) или двух О дл  I 10, и j и остальных 1 дл  (пассивных каналов). Эта комбинаци  определ ет их выходные

сигналы, ровные 1, которые подаютс  на k-1 входов этого одного элемента И-НЕ 17.1о и вместе с его входным сигналом В10 1 образуют на его входах однородную комбинацию из k символов 1. Это состо ние блока 7 приоритета  вл етс  устойчивым , в котором (после инвертировани  в элементе НЕ 17,1) на одном его выходе сигнал Е10 1, а на остальных k-1 выходах ( 1о).

Когда один или несколько каналов 1.J перестают быть активными, возможны две ситуации. Если среди них не оказываетс  канала 1.10,  вл ющегос  ведущим дл  остальных (дл  которого Е10 1), то состо ние

блока 7 приоритета остаетс  устойчивым с прежним приоритетом дл  номера 10. Если же среди отказавших каналов оказываетс  ведущий 1.1 о, то сразу же (с момента его отказа) элементы И-НЕ 17.1 активных каналов 1.1 (I - 1...k0, ko к) вступают в новое соревнование, аналогичное описанному выше. В результате устанавливаетс  состо ние блока 7 с новым значением 10, дл  которого оп ть сигнал Е10 1, а остальные Ei-0(l/ 10).

Таким образом, в любой рабочей ситуации сигнал 1 устанавливаетс  только на одном выходе блока 7 определени  приоритета (имеющем номер 10), а на k-1 остальных его выходах сигналы равны О. Этим, во-первых , гарантируетс  посто нное наличие в схеме интерфейса тактового сигнала дл  обслуживани  остальных блоков и, во-вторых , исключаетс  вли ние бездействующих (или отказавших) каналов на работу схемы.

Блок 8 коммутации (фиг,6) содержит k элементов И 19.i (i 1...k), первые входы которых подключены к соответствующим k входам Б I блока 8 коммутации, а вторые входы - к соответствующим k управл ющим входам EI блока 8 коммутации, и k-входовый элемент ИЛИ 20, входы которого порознь подключены к выходам элементов И 19.1, а выход - к выходу Б0 блока коммутации.

Блок 8 коммутации предназначен дл  обеспечени  интерфейсу гарантированного тактового сигнала Б0, который выдел етс  блоком 8 коммутации из тех входных тактовых сигналов Б1, которые отвечают только активным каналам. Гаранти  обеспечена структурой управл ющих сигналов EI блока 8 коммутации, имеющей вид 00100.,.000, в которой есть лишь один символ 1, отвечающий одному из активных каналов (см. выше объ снени  работы блока 7 определени  приоритета).

Блок 9 точного фазировани  имеет k входов, k выходов и тактовый вход. Он выполнен в виде параллельного регистра, содержащего k разр дов (триггеров), информационные D-входы которых подключены к входам блока 9, пр мые выходы - к выходам блока 9, а тактовые С-входы - к тактовому входу блока 9 точного фазировани .

Функциональное назначение блока 9 точного фазировани  отражено в его названии . На его входы поступают копии HI информационных сигналов А дл  активных каналов 1.1 (I 1...k) или О дл  пассивных каналов 1.i Q 0- Эти копии в процессе предварительного грубого фазировани  выровнены по фазе с точностью до полутакта (Т/2) Поскольку триггеры тактируютс 

единым дл  них тактовым сигналом Бо, на их выходах формируютс  точносфазирован- ные между собой информационные сигналы XI дл  активных каналов 1.1 и сигналы XJ - О

дл  пассивных каналов 1.J. Точность фазировани  равна разбросу dt в быстродействии однотипных триггеров регистра.

Многоканальный интерфейс работает следующим образом.

В по снени х работы дл  краткости прин ты термины: сигнал А, импульс А, команда А (вместо развернутого выражени  сигнал, полученный на выходе формировател ) а также вход А, выход А с испольэованием одинаковых символов А дл  обозначени  характерных точек схемы (фиг, 1-6) и сигнальных диаграмм (фиг.7).

Входные сигналы параллельного многоканального интерфейса, поступающие одповременно в его каналы 1.1 (I 1...k, k 1), представл ют собой цифровые сигналы, несущие информацию из отдаленных источников . На предварительном этапе обработки они синхронизируютс  между собой по частоте традиционными средствами. Импульсы входных сигналов искажены по форме (размыты ), а их фронты дл  разных каналов не совпадают между собой на временной оси, т.е. сигналы разных каналов расфазированы .

Таким образом, входные сигналы интерфейса  вл ютс  синхронными (имеющими одинаковые тактовые частоты F), но несинфазными .

Задача интерфейса - осуществить их взаимное фазирование (фазовое сопр жение ) за достаточно короткое врем  с максимальной точностью.

Дл  решени  этой задачи в интерфейсе

организуетс  несколько подготовительных операций. Прежде всего необходимо восстановить форму импульсов поступающих цифровых сигналов и получить в каждом канале 1.1 регенерированный информационный сигнал A.I, а также выделить из него соответствующий тактовый сигнал Б1 и сфа- зировать его с сигналом Ai. Эти операции производ тс  автономно в каждом канале 1.1 и осуществл ютс  формирователем 2.1

импульсов (действие которого описано выше ).

Далее нужно обеспечить работоспособность интерфейса в ситуаци х, когда перестает поступать информаци  в отдельные

каналы 1.J Q 1...k-2, j i), например, вследствие аварии на отдельном участке тракта или в плановом пор дке. Чтобы это не оказало вли ни  на действие оставшихс  каналов 1.1 (I & j), в интерфейсе предусматриваетс  получение гарантированного тактового сигнала Б0, общего дл  всех каналов 1.1. Дл  этого служат анализаторы Б.1, блок 7 определени  приоритета, блок 8 коммутации .

Эти подготовительные операции обеспечивают проведение основной операции - взаимного фазировани  информационных сигналов А, которое осуществл етс  в виде двух последовательных стадий. Сначала производитс  предварительное грубое фазирование (с точностью до Т/2, где Т 1/F - период тактового сигнала) автономно в каждом канале с помощью фазового компаратора 4.I, корректора 3.1 фазы и переключател  6.I, а затем - окончательное точное фазирование полученных сигналов Hf дл  всех каналов 1.1 одновременно с помощью триггеров блока 9 точного фазировани , тактируемых общим сигналом Бо, полученным ранее (при этом ошибка фазировани  не превышает разброса в быстродействии однотипных триггеров). Попутно интерфейсе реализуетс  выполнение вспомогательных (диагностических) функций - вы вление (и индикаци ) номеров действующих (I) и бездействующих 0) в данный момент каналов, а также вы вление (и индикаци ) среди активных каналов номера 1о канала, в котором тактовый сигнал выбран в качестве ведущего сигнала Б0 дл  остальных каналов. Эта информаци   вл етс  основой дл  следующей классификации каналов по критерию наличи  или отсутстви  в них информационных сигналов и по роли в них гарантированного тактового сигнала Б0:

КАНАЛЫ; АКТИВ-ПАССИВНЫЕ 1.1HblE1.j()

В еду щи и (f 10) Ведомые ( о)

Решение основной задачи - точного взаимного фазировани  информационных Сигналов Ai (I 1...k) св зано с необходимостью иметь некоторый общий опорный сигнал , по которому можно подстраивать фазы сигналов AI, Если в качестве опорного выбрать один из сигналов At, то нет гарантии его посто нного существовани  из-за возможных прерываний. Другой вариант решени  этой подзадачи заключаетс  в использовании отдельного генератора тактового сигнала стабильной частоты F. Такую стабилизацию можно обеспечить посто нной подстройкой его частоты по одному из сигналов Af, наличие которого не гарантировано . Следовательно, и этот вариант отпадает .

В данном предложении с учетом синхронности исходных информационных сигналов в качестве опорного используетс  один из выделенных тактовых сигналов Б1. Номер 10 этого сигнала (т.е. номер канала 1.1 о) автоматически выбираетс  из числа 5 только действующих в данный момент каналов 1.1, а бездействующие каналы 1.J Q & I) в процедуре выбора не участвуют (заблокированы ). Тем самым исключаетс  возможность отказа интерфейса в случае прекращени 

0 поступлени  одного или нескольких входных сигналов и гарантируетс  посто нное наличие опорного сигнала Б0 с частотой F дл  подстройки по нему фаз всех информационных сигналов. Дл  обеспечени  такой

5 гарантии состо ние всех каналов 1.1 интерфейса посто нно исследуетс  анализаторами 5.1 сигнала на активность, т.е. на наличие или отсутствие в них информационных сигналов Ai (детали этого анализа см. выше).

0 Результаты исследовани  дл  каждого тактового периода посто нно вырабатываютс  на выходах Bi анализаторов 5.1 в виде сигналов Bi 1 дл  активных каналов 1.1 и BJ 0 дл  пассивных каналов 1 j 0 I).

5 Эти сигналы Bi и Bj, образующие в совокупности комбинацию типа 1101001 со случайным распределением однотипных символов, поступают одновременно на входы блока 7 определени  приоритета, в кото0 ром по случайному закону осуществл етс  выбор лишь одного номера 10 из номеров только действующих каналов 1л и формируетс  на его выходах El (i 1...k) набор сигналов Ei, образующих комбинацию типа

5 0100000. В этой комбинации место единственного символа 1 определ ет номер 10 того канала 1.10, который предназначен быть ведущим (опорным) дл  остальных каналов 1,1 (I 10). Полученные сигналы Ei

0 подаютс  на управл ющие входы Ei блока 8 коммутации, который по командам Ei подключает на свой выход Бо один из тактовых сигналов 51, посто нно присутствующих на его входах Б1. При этом выбор сигнала Ва из

5 Б производитс , как указано выше, из числа только действующих в данный момент каналов 1,1 в соответствии с выбором номера 1о блоком 7 определени  приоритета, т.е. Бо Б10.

0 В случае прекращени  поступлени  одного или нескольких входных сигналов, если их номера j не совпадают с номером 10 ведущего канала, выбранного блоком 7 определени  приоритета, работа интерфейса

5 в целом продолжаетс  без изменений, т.е. выбывшие из стро  каналы не оказывают на нее вли ни .

Если же прекращает поступать сигнал А1о ведущего канала 1.10, то соответствующий анализатор 5.10 измен ет свой выходной сигнал В10 с 1 на О. Тем самым измен етс  комбинаци  входных сигналов BI блока 7 определени  приоритета, причем это изменение  вл етс  дл  него фундаментальным , поскольку затрагивает номер 1о ведущего канала 1.10 (в отличие от предыдущих случаев, в которых изменени  рабочей ситуации не охватывают ведущего канала 1.10 и поэтому не  вл ютс  определ ющими ), При таком изменении сигналов Bi (I 1...k) блок 7 определени  приоритета в том же такте производит новый выбор номера 1о ведущего канала из числа активных в данный момент, на его выходах сразу же формируетс  нова  комбинаци  сигналов EI, дающа  команду блоку 8 коммутации на подключение к его выходу нового тактового сигнала Б0 из числа сигналов Б1, имеющихс  в данный момент.

Таким образом, в любой рабочей ситуации , т.е. при любой комбинации активных и пассивных каналов и при любом ее изменении , в интерфейсе гарантировано получение всегда действующего сигнала Б0. Тем самым исключено вли ние изменений внешней ситуации на функционирование интерфейса.

Грубое фазирование  вл етс  предварительной стадией последовательного двухстадийного процесса и производитс  автономно в каждом активном канале 1.1 с помощью фазового компаратора 4.1, корректора 3.1 фазы и переключател  6.К Характер этого предварительного фазировани  определ етс  фазовой ситуаций в отдельном канале 1.1. которую устанавливает фазовый компаратор 4.1 по отношению к фазе Ф0 гарантированного тактового сигнала . Здесь следует повторно подчеркнуть, что в отдельно вз том активном канале 1.1 информационный сигнал AI и отвечающий ему тактовый сигнал Б всегда сфазированы, т.е. фронты их импульсов имеют общую одинаковую фазу Ф1 Относительно сигнала Б0 сигнал Ai (и сигнал Bi) может опережать его (т.е. Ф1 Ф0), может иметь с ним одинаковую фазу (Ф Фо) и может отставать от него (Ф1 Ф0). Случаи (1). (2) и (3) далее разбираютс  отдельно (см. фиг.7). Указанные термины, характеризующие положение импульсов Б и Бо на временной оси, нуждаютс  в по снении. Учитыва , что скважность всех тактовых импульсов установлена равной двум (см. выше), при рассмотрении их фазовых (временных) различий можно ограничитьс  пределами ± Т/2 (где Т 1 /F - их период), т.е. рассматривать положение фронта импульса 5i относительно фронта ближайшего (из двух соседних) импульса Бо,

фронт которого отстоит от фронта Б не более чем на Т/2. Следовательно, выражение сигнал Б опережает (отстает) сигнал Б0 означает, что сигнал Б сформирован или поступает дл  обработки раньше (позже) сигнала Бо не более чем на Т/2.

В каждом канале 1,1 фазовый компаратор 4.1 выполнен в виде D-триггера, у которого на D-вход поступают собственные

тактовые импульсы Б1, на С-вход-импульсы Бо гарантированного тактового сигнала, а на выходе П формируетс  сигнал 1 или О, характеризующий фазовое положение Б относительно Б0, т.е. фазовую ситуацию

в канале 1.1, В зависимости от этой ситуации сигнал П управл ет состо нием переключател  6.1, который пропускает на свой выход Н) либо Л1 (если Г 1), либо Mi (если П 0).

Вместе с тем независимо от фазовой ситуации в канале 1 i корректор 3.I фазы вырабатывает на своих выходах Л1 и Ml две копии информационного сигнала Ai (см. выше ), сдвинутые относительно друг друга на

половину Т/2 тактового периода Т, причем копи  Mi всегда отстает от копии Л (и обе они отстают от исходного сигнала А также на Т/2).

Рассмотрим возможные ситуации более

подробно (фиг.7).

Случай (1): Ф1 Ф0, 0 Ф1 - Ф0 Т/2, т.е. сигнал Б( опережает сигнал Б0 (при этом копи  Л отстает от Б0, а копи  Mi опережает его, так как рассматриваетс  интервал

±Т/2 от фронта сигнала Б0). В этом случае фронт каждого импульса Б0 совпадает по времени с вершиной импульса Б1 (т.е. с уровнем 1), поэтому фазовый компаратор 4.1 вырабатывает сигнал П 1, дающий команду переключателю 6.1 на пропускание сигнала Л1 с его первого (верхнего) входа, так что его выходной сигнал Hi Л1. Этим завершаетс  грубое фазирование. С учетом отставани  копии Л1 от исходного оригинала А на

Т/2 можно заключить, что грубое фазирование в случае (1) занимает половину тактового периода Т, т.е. врем  31 Т/2.

Случай (2): Ф Ф0, Фо - Ф 0, т.е. фронт каждого импульса Бо совпадает по

времени с фронтом каждого импульса Б1.

Следовательно, в этом случае (к которому всегда относитс , в частности, фазова  ситуаци  в ведущем канале 1.1о) на выходе фазового компаратора 4.I формируетс  (как и в предыдущем случае) сигнал П 1, заставл ющий переключатель 6.1 пропускать также копию Л1, т.е. оп ть HI Л1. так что на грубое фазирование оп ть тратитс  врем  S2 Т/2.

Случай (3): Ф1 Ф0, 0 Ф0 - Ф ST/2, т.е. сигнал Б отстает от сигнала Б0 (при этом копи  Л1 опережает Б0, а копи  Mi отстает от него). В этом случае фронт каждого тактового импульса Бо совпадает по времени с интервалом между импульсами Б (т.е. с уровнем О), поэтому фазовый компаратор 4,1 вырабатывает сигнал П 0, Этот сигнал дает команду переключателю 6.1 на пропускание сигнала Mi с его второго (нижнего) входа, так что его выходной сигнал HI Mt. Поэтому в случае (3) грубое фазирование требует целого тактового периода Т, т.е. врем  S3 Т.

Рассмотренные случаи исчерпывают возможные фазовые ситуации в отдельном активном канале (включа  ведущий). Видно, что на выходе переключател  6.1, осуществл ющего грубое фазирование, формируетс  копи  Hi сигнала Ai, отстающа  от него не более чем на Т/2 в случа х (1) и (2) и не более чем на Т в случае (3). Соответственно этому определ етс  и врем , необходимое дл  грубого фазировани ,

Механизм грубого фазировани  в активных каналах по сн етс  табл.1.

Дальнейшее рассмотрение механизма грубого фазировани  проведем на примере равномерного распределени  временных (фазовых) сдвигов сигналов Ai в каналах 1.1 по отношению к каналу 1.10, i io (фиг,8) (проводимое рассмотрение справедливо дл  любого закона распределени  упом нутых сдвигов).

Так как копии ЛI и Mi сигнала AI получены путем сдвига сигнала AI на Т/2 и Т соответственно , то и закон распределени  временных (фазовых) сдвигов копий Л и Ml остаетс  тем же, что и у сигналов AI.

На выход канала 1. проходит копи  Л или Mi в зависимости от случа  1, 2 или 3, имеющего место в данном канале (HI Л или HI Mi). В результате этого закон распределени  временных (фазовых) сдвигов сигналов HI отличаетс  от закона распределени  их дл  сигналов Ai. Сдвиги концентрируютс  в пределах временных интервалов, равных Т/2, В других временных интервалах, равных Т/2, сигналы Hi сохран ютс  неизменными (т.е. сохран ютс  состо ни  О или 1).

В этих временных интервалах осуществл етс  тактирование оконечных триггеров блока 9 точного фазировани .

Стади  точного фазировани   вл етс  завершающей и производитс  одновременно дл  всех активных каналов 1,1 посредством синфазного тактировани  всех оконечных триггеров блока 9 единым дл 

них гарантированным тактовым сигналом Б0. При указанных выше фазовых ситуаци х в канале процесс точного фазировани  име ет свои особенности. Заметим, что во всех

случа х сигнал HI представл ет собой после грубого фазировани  копию сигнала AI, отстающую от него на различное врем  (S1, S2, S3) дл  разных случаев,

Случай (1): Ф Ф0, сигнал AI опережает

0 на врем  t Т/2, а его копи  Ht Л отстает

на врем  t T/2-t (после полутакта задер- жки в первом триггере 15.1 корректора 3.1

фазы, фиг.4). Фронт импульса Б0 совпадает

с вершиной импульса Hi, котора  продлева5 етс  триггером блока 9 до следующего фронта Б0. Значит, сигнал HI задерживаетс  триггером блока 9 на врем  t1 Т -1 Т/2 + t , Поэтому полное врем  фазировани  (грубого и точного) составл ет Т1 S1 + t1

0 Т/2 + Т/2 + t1 Т + t ЗТ/2.

Случай (2): Ф1 Ф0, сигнал AI - синфазный относительно Б0, а его копи  HI Л1 после полутакта задержки в корректоре 3.1 фазы - несинфазна сигналу Б0 (отстает от

5 него на Т/2). Фронт импульса Б0 совпадает с вершиной импульса HI, котора  фиксируетс  триггером блока 9 до следующего фронта Бо, так что полное врем  фазировани  составл ет Т2 S2 + t2 Т/2 + Т/2 Т.

0 Случай (3): Ф1 Ф0, сигнал Ai отстает от сигнала Б0 на врем  t Т/2, а его копи  Hi Mi отстает от Б0 на врем  t + Т (после двух полутактов задержки в первом и втором триггерах 15.1 и 152 корректора 3.1,

5 фиг.4), т.е. относительно следующего через Т импульса Бо - на врем  t . Фронт импульса БО совпадает с вершиной импульса HI, котора  раст гиваетс  триггером блока 9 до следующего фронта Б0. Значит, сигнал HI

0 задерживаетс  триггером блока 9 на врем  t3 T-t . Поэтому полное врем  фазировани  составл ет T3 S3 + t3 T + T-t 2Т - t 2Т.

Процесс точного фазировани  во всех

5 активных каналах 1.1 определ етс  ведущим тактовым сигналом Бо. посто нно поступающим на С-входы триггеров блока 9. Под действием этого сигнала Б0 на их выходах XI формируютс  дл  всех информационных

0 сигналов Ai их копии XI, фронты и спады которых в разных каналах совпадают между собой (с точностью работы однотипных триггеров). Тем самым обеспечиваетс  процесс точного фазировани  информацион5 ных сигналов и как результат - синфазность выходных сигналов XI.

Как уже отмечалось ранее, возможны , рабочие ситуации, когда в один или несколько каналов 1.J перестает поступать информаци . Если при этом среди номеров j

отказавших каналов нет номера 10 ведущего канала 1.10, то на работе оставшихс  ак- /гивных каналов 1.1 (I j) это не сказываетс . На активных выходах формируютс  точно сфазированные информационные сигналы XI, а на пассивных выходах - сигналы XJ О

.

В случае, когда среди номеров j отказавших каналов 1 ,j оказалс  номер 10 ведущего канала 1.1о, последний утрачивает свою роль. Эту роль в течение того же такта пере- хватываетодин из активных каналов 1.1 (I J), в которых устанавливаетс  режим синфаз- ности по описанному выше сценарию, а на новом пассивном выходе устанавливаетс  сигнал Xj 0 (как в предыдущем случае).

При восстановлении активности одного из пассивных каналов 1J повтор ютс  процессы формировани  диагностических сигналов Bi 1 и П 0 заменено на I) и информацией- ных сигналов Ai, Л, Mi, Hi, завершающиес  получением выходного сигнала Xi, синфазного остальным выходным сигналам,

Приведенное выше подробное описание работы всех отдельных блоков, их групп и интерфейса в целом во всех рабочих ситуаци х (учитывающих разделение каналов на пассивные и активные, в частности на ведущий и ведомые) дл  всех случаев (1), (2), (3) соотношени  фаз ведомого (Ф) и ведущего (Фо) каналов (сигналов) позвол ет представить результаты по времени фазировани  и точности этих процессов в виде табл.2 (в которой обозначено: Т 1 /F - тактовый период всех сигналов; t - врем  опережени  (отставани ) сигнала Ai относительно сигнала Б0; dt - величина разброса в быстродействии однотипных триггеров).

Анализ этих результатов показывает (с учетом величины t Т/2), что во всех рас- смотренных случа х полное врем  фазировани  не выходит за пределы 2Т с, а ошибка фазировани  не превышает dt с.

Таким образом, процессы фазировани  во всех каналах 1.1 адаптированы к ведуще- му (опорному) тактовому сигналу Б0, наличие которого гарантировано в интерфейсе в любых ситуаци х. Медленнее изменение (плавание) фазы сигнала Б0 вызывает такое же плавание фаз остальных сигналов, кото- рое происходит синфазно с Б0 и не сказываетс  на времени фазировани . Резкое изменение фазы сигнала Б0, вызванное прекращением поступлени  ведущего информационного сигнала А10.( вл ющегос  источником дл  Бо), может быть лишь малым (поскольку все сигналы синфззны) и приводит после перевыбора Б0 к такому же изменению фаз выходных сигналов XI в том же

такте, в котором произошло прерывание сигнала А10.

Таким образом, в любом случае процессы фазировани  и автоматическа  перенастройка интерфейса осуществл етс  не более чем на два тактовых периода. При этом утер  активности некоторыми каналами не оказывает вли ни  на работоспособность каналов, оставшихс  активными.

При эксплуатации интерфейса всегда полезно иметь представление о его состо нии в целом, т.е. знать, какие из его каналов  вл ютс  в данный момент активными (действующими ), какие - пассивными (бездействующими , например аварийными), какой, из активных каналов выполн ет функцию ведущего . Дл  решени  этой диагностической задачи используютс  сигналы, посто нно вырабатываемые блоками интерфейса.

Набор сигналов Bi (I 1,.,k) на выходах анализаторов 5.I представл ет собой комбинацию символов типа 11001001, в которой место символа определ ет номер канала, а его значение - активность канала (1 - активный , О - пассивный). Другой набор сигналов Ei на выходах блока 8 приоритета типа 0100000 указывает (по месту символа 1) номер 10 ведущего канала. Кроме того, дл  пассивных каналов на их выходах вырабатываютс  сигналы XI 0, поступающие далее в ЭВМ и указывающие ей на невозможность использовать эти каналы.

На панели интерфейса смонтированы два параллельных р да индикаторов (свето- диодов), пронумерованных от 1 до k. Индикаторы одного р да порознь подключены к точкам Bi схемы, а индикаторы другого р да - к точкам Ei (фиг.1). Их состо ние в данный момент дает полную информацию о текущем состо нии интерфейса, т.е. решает указанную диагностическую задачу.

Claims (4)

1. Формула изобретени  1. Многоканальный интерфейс, содержащий в i-м канале (i 1...k, k 1) формирователь импульсов, вход которого  вл етс  i-м входом интерфейса, информационный выход формировател  импульсов соединен с первым входом корректора фазы, тактовый выход формировател  импульсов подключен к первому входу фазового компаратора и второму зходу корректора фазы, отличающийс  тем, что, с целью повышени  быстродействи  за счет сокращени  времени фазировани  интерфейса, в него введены блок определени  приоритета , блок коммутации и блок точного фазировани , а в 1-й канал - переключатель и анализатор сигнала, первый вход которого подключен к информационному выходу

   формировател  импульсов, первый и второй выходы корректора фазы и выход фазового компаратора соединены соответственно с первым и вторым информационными и управл ющим входами переключател , выход которого подключен к l-му информационному входу блока точного фазировани , выходы которого  вл ютс  соответствующими выходами интерфейса, выходы анализаторов сигнала первого - k-ro каналов подклю- чены к соответствующим входам блока определени  приоритета, первый - k-й выходы которого соединены с соответствующими управл ющими входами блока коммутации, первый - k-й информационные входы которого подключены к тактовым выходам формирователей импульсов соответствующих каналов, выход блока коммутации соединен с тактовым входом блока точного фазировани  и вторыми входами фазового компаратора и анализатора сигнала в f-м канале.

   .
2. 2. Интерфейс поп.1, отличающий- с   тем, что анализатор сигнала содержит первый и второй элементы И-НЕ и счетчик импульсов, вход обнулени  которого  вл етс  первым входом анализатора, первый вход первого элемента И-НЕ  вл етс  вторым входом анализатора, выход первого элемента И-НЕ подключен к счетному вхо-

   ду счетчика импульсов, выходы которого соединены с соответствующими входами второго элемента И-НЕ, выход которого подключен к второму входу первого элемента И-НЕ и  вл етс  выходом анализатора .
3. 3,Интерфейс поп.1,отличающий- с   тем, что корректор фазы содержит первый и второй триггеры и элемент НЕ, информационный вход первого триггера  вл етс  первым входом корректора, вход элемента НЕ объединен с тактовым входом второго триггера и  вл етс  вторым входом корректора , выход элемента НЕ соединен с тактовым входом первого триггера, выход которого подключен к информационному входу второго триггера и  вл етс  первым выходом корректора , выход второго триггера  вл етс  вторым выходом корректора.
4. 4.Интерфейс по п.1. о т л и ч а ю щ и й- с   тем, что блок определени  приоритета содержит первый - k-й элементы НЕ и первый - k-й элементы И-НЕ, первые входы которых  вл ютс  соответственно первым - k-м входами блока, выход 1-го элемента И- НЕ подключен к входу 1-го элемента НЕ и соответствующему входу каждого из остальных элементов И-НЕ, выходы первого-k-ro элементов НЕ  вл ютс  соответственно первым - k-м выходами блока.

   Таблица 1

   Таблица 2

   Фиг,2

   f

   П

   16

   Фиг.З

   л

   15.1

   С

   15.2

   М

   Фиг. 6

   Фиг. 5

   v

   II

   II

   II

   II

   $

   S

   t

   ,

   % U

   , Ч

   tQ

   «-Л

   «0

   5

   -%

   т1 шттштщт тшт щ

   1

   JTU rLTLrLrLTL

   вшвшшшшшш

   DL

   П

   Т 1 1 1 П I I 1

   .$