SU372717A1 - ВСЕСОЮаНАЯ i - Google Patents

Description

;1

Изобретение относитс  к электросв зи.

Известны устройства фазировани  по элементам сигнала, содержащие опорный генератор , соединенный через блок управлени  коэффициентом делени  с основным делителем; при этом к первому и второму входам блока управлени  коэф|фициентом делени  подключены делитель исключени , соединенный с основным делителем, делитель добавлени , соединенный с фазовым дискриминатором полупосылок, и выделитель символов.

Цель изобретени  - повышение точности фазировани  при наличии дроблений сигнала. Достигаетс  она тем, что в предлагаемом устройстве фазовый дискриминатор выполнен в виде двух счетчиков разности энергий полупосылок , ко входам которых через два входных электронных коммутатора подсоединены выход перемножител  полупосылок и выход формировател  пр мой и дополнительной величин рассогласовани , а выходы счетчиков разности энергий полупосылок подключены ко входу делител  добавлени  через два выходных электронных коммутатора, формирователь пр мой и дополнительной величин рассогласовани  и узел выбора пр мой величины рассогласовани , ко второму входу которого подключен выход выделител  символов. При этом ко входу делител  исключени  и входу установки в исходное состо ние форми2

ровател  пр мой и доиолнительной величин рассогласовани  подключены выход импульсов границ посылок основного делител  частоты непосредственно и входы переключени  входных и выходных коммутаторов - через делитель на два.

На чертеже приведена функциональна  схема устройства. Устройство состоит из опорного генератора

1, основного делител  частоты 2, блока 5 управлени  коэффициентом делени , делител  исключени  4, делител  добавлени  5, выделител  символов 6, фазового дискриминатора 7, содержащего иеремножитель полупосылок 8, входные электронные коммутаторы 9 и 10, счетчики 11 и 12 разности энергий полупосылок , выходные электронные коммутаторы 13 и 14, формирователь 15 пр мой и дополнительной величин рассогласовани , узел

16 выбора пр мой величины рассогласовани  и делитель на два /7.

Узлы кольца фазовой автоподстройки, к которым относ тс  задающий генератор /, основной делитель частоты 2, блок 5 управлени  коэффициентом делени  и делители 4 н 5 исключени  и добавлени  соответственно работают известным способом.

Выделитель символов 6, принимающий дискретную информацию, также известен. Принцип работы предлагаемой схемы фазового дискримииатора 7 заключаетс  в следующем . Входным сигналом фазового дискриминатора  вл етс  последовательность информационных посылок посто нного тока. Этот сигнал поступает на перемножитель 8, который умножает посылку информационной последовательности на опорное напр жение симметричного пр моугольного колебани  с -„ , периодом следовани  Т, синфазного с импульсами границ посылок, вырабатываемыми устройством фазировани . Опорное напр жение поступает на перемножитель с потенциального выхода 18 триггера старшего разр да основного делител  частоты 2. Перемножитель выполнен на сумматоре по модулю два. Интегрирование выходного сигнала перемножител  в Пределах одной посылки позвол ет определить величину сигнала рассогласовани  по фазе ф - 2л, где Д - величина временного рассогласовани . Дл  этой цел  примен ютс  два счетчика // и 12, по очереди накапливающие сигналы рассогласовани  каждой из посылок информационной последовательности . Когда один из счетчиков, например 11, накапливает число rij дл  /-ой посылки (режим накоплени ), с другого счетчика снимаетс  число uj-i предыдущей (/-1)-ой посылки (режим считывани ). Дл  последовательного переключени  счетчиков с режима накоплени  в режим считывани  служат входные электронные коммутаторы 9, 10 и выходные электронные коммутаторы 13 и 14, входы переключени  которых через делитель 17 подсоединены к выходу 19 импульсов границ посылок основного делител  частоты 2. Па импульсные входы 20 и 21 счетчиков 11 и 12 разности энергий полупосылок с выхода задающего генератора 1 поступают тактовые импульсы с частотой следовани  N-, где Л - коэффициент делени  каждого счетчика и основного делител  частоты. В режиме накоплени  счетчик 11 (12) считает входные тактовые импульсы при наличии на его потенциальном входе 22 (23) разрещающего потенциала , поступающего через входной коммутатор 9 (10) с выхода перемножител  8. 50 В конце интегрировани  в счетчик // (12) записываетс  число п, характеризующее величину рассогласовани  фаз. Однако при приеме символа «1 (пр ма  вели- , Г55 чина рассогласовани ), а при приеме символа «О (l) (дополнительна  величина рассогласовани ), что преп тствует непосредственному использованию результатов 60 считывани  со счетчика 11 (12) дл  коррекции фазы. Эта двузначность устран етс  подачей на фазовый дискриминатор 7 сигнала, соответствующего значению регенерируемой посыл- 65 ки, который используетс  дл  формировани  выходного сигнала рассогласовани  в виде значени  «п при приеме символа «1 или (N - п) при приеме символа «О. Во врем  очередного режима считывани  (длительностью . Г) на выходе формировател  15 пр мой и дополнительной величин рассогласовани , выполненного на триггере типа -т R, в течение интервала времени п-соз .Л уровень , а в остальное врем  ( Г -«-) -уровень «1. Полученный сигнал с двум  уровн ми «О и «1 далее логически перемножаетс  со значением регенерированной посылки. В результате такого перемножени  образуетс  одиночный импульс, длительность которого соответствует пр мой величине рассогласовани  Д при приеме символов как «1, так и «О. iB режиме считывани  потенциальный вход 22 (23) счетчика 11 (12) подключаетс  к выходу формировател  15, а импульсный вход 20 (21) счетчика // (12) подсоедин етс  ко входу 24 записи единиц формировател  15. Импульс границ посылок с выхода 19 основкого делител  частоты 2, поданный на вход 25 формировател  15, устанавливает формирователь в исходное состо ние. В результате этого выходной сигнал формировател  с уровнем «О поступает на потенциальный вход 22 ( 23) счетчика 11 (12) разности энергий полупосылок по цепи, образованной входным коммутатором 9 (10). При этом счетчик // (12) начинает считать тактовые импульсы и считает их до тех пор, пока на его выходе не по витс  импульс переноса. Этот импульс поступает на вход 24 записи единиц формировател  15, в результате чего на его выходе сигнал измен етс  с уровн  «О (разрешающий потенциал) на уровень «1 (запрещающий потенциал), благодар  чему происходит блокировка входа счетчика // (12) в момент окончани  считывани  и установки счетчика в исходное состо ние. В св зи с этим длительность выходного сигнала формировател  15 с определ етс  выражением п -. уровнем Длительность сигнала с уровнем «1, в течение которого происходит блокировка входа счетчика 11 (12), ограничиваетс  очередным импульсом границ посылок (Т-п). Логическое перемножение выходного сигнала формировател  15, несущего в интервале Т информацию как о пр мой, так и о дополнительной величине рассогласовани  принимаемой посылки, с восстановленным значением этой же посылки, полученной на выходе выделител  символов 6, позвол ет выделить одиночный импульс, длительность которого соответствует пр мой величине временного рассогласовани  данной посылки А. Такое перемножение выполн ет узел 16 выбора пр мой величины рассогласовани  на сумматоре по

модулю два, на первый вход которого поступает сигнал с выхода формировател  15, а на второй - регенерируема  посылка с выхода выделител  символов 6.

Сигнал временного рассогласовани  каждой посылки принимаемого сообщени , снимаемый с выхода узла 16 выбора пр мой величины рассогласовани  фазового дискриминатора 7, используетс  дл  управлени  работой делител  добавлени  5.

При полной синфазности и при отсутствии искажений посылок сигнал временного рассогласовани  в интервале , а число

импульсов добавлени  равно

Л , где гпг,-

2/Лд

коэффициент делени  делител  добавлени  5. Одновременно с цепью добавлени  работает цепь исключени , основной целью которой  вл етс  создание условий двустороннего корректировани  фазы. Эту задачу решает делитель исключени  4, счетный вход которого подсоединен к выходу J9 импульсов границ основного делител  частоты 2. В св зи с этим за каждый импульс границ посылок вход основного делител  частоты отключаетс  от

Т

задаюодего генератора 1 на врем  т„- (где

Л

N Zкоэффициент делени  делител 

«д

исключени ), что соответствует исключению Ш, импульсов из общей последовательности, поступающей на вход основного делител . Поэтому при полной синфазности число импульсов добавлени  равно числу импульсов исключени . Если фаза сигнала смещена в сторону отставани  или опережени , число импульсов добавлени  соответственно больше или меньше числа импульсов исключени . Тогда в результате действи  кольца автоподстройки фаза импульсов границ посылок основного делител  частоты сдвигаетс  на величину , пропорциональную рассогласованию фаз.

Предмет изобретени 

Устройство фазировани  по элементам сигнала , содержащее опорный генератор, соединенный через блок управлени  коэффициентом делени  с основным делителем, при этом к первому и второму входам блока управлени  коэффициентом делени  подключены делитель исключени , соединенный с основным

делителем, делитель добавлени , соединенный с фазовым дискриминатором полупосылок, и выделитель символов, отличающеес  тем, что, с целью повышени  точности фазировани  при наличии дроблений сигнала, фазовый дискр иминатор выполнен в виде двух счетчиков разности энергий полупосылок, ко входам которых через два входных электронных коммутатора подсоединены выход перемножител  иолупосылок и выход формировател  пр мой

и дополнительной величин рассогласовани , а выходы .счетчиков разности энергий полупосылок подключены ко входу делител  добавлени  через два выходных электронных коммутатора , формирователь пр мой и дополнительной величин рассогласовани  и узел выбора пр мой величины рассогласовани , ко второму входу которого подключен выход выделител  символов, при этом ко входу делител  исключени  и входу установки в исходное состо ние формировател  пр мой и дополнительной величин рассогласовани  подключены выход импульсов границ посылок основного делител  частоты непосредственно и входы переключени  входных и выходных

коммутаторов - через делитель на два;