SU1298912A1

SU1298912A1 - Устройство дл автоматической подстройки частоты

Info

Publication number: SU1298912A1
Application number: SU843791322A
Authority: SU
Inventors: Валерий Львович Чураков
Original assignee: Предприятие П/Я В-2769
Priority date: 1984-09-19
Filing date: 1984-09-19
Publication date: 1987-03-23

Abstract

Изобретение может быть использовано в аппаратуре систем св зи. Цель изобретени - повышение точности при одновременном утфощении. Устройство содержит генератор 1, чувствительный элемент (Э) 4, выполненный в виде D- триггеров 5-8, 13, 14, Э И-НЕ 9 и Э И 10-12, а также триггер 15 знака, счетчик 23, регистр 24, управл емый делитель 25 частоты, выполненный в виде счетчика 26, блока 27 сравнени , Э И 28, Э ИЛИ 29, реверсивного регистра 30 сдвига, линии 31 задержки и мультиплексора 32. В устройство введены счетчик 2, распределитель 3 импульсов , Э ИЛИ 16 и 22, ЭЙ 17 и 18, Э НЕ 19, D-триггеры 20 и 21. Входной сигнал представл ет кодовую последовательность или регул рный сигнал частоты , примерно кратной частоте генератора 1. Длительность сигнала должна превышать четверть периода образующей его частоты и не может быть больше 3/4 того же периода. 3 ил. (Л

Description

Изобретение относитс к радиотехнике и может быть использовано в аппаратуре систем св зи.

Цель изобретени - повьшение точности при одновременном упрощении.

На фиг.1 представлена принципиальна электрическа схема устройства дл автоматической подстройки частоты; на фиг.2 и 3 - временные диаграммы , по сн ющие работу устройства.

Устройство дл автоматической подстройки частоты содержит генератор 1, первьй дополнительный счетчик 2, распределитель 3 импульсов, чувствительный элемент 4, вьшолненный в виде третьего 5, четвертого 6, п того 7 и шестого 8 D-триггеров, элемента И-НЕ 9, третьего 10, четвертого 11 и п того f2 элементов И и седьмого 13 и восьмого 14 Р-триггеров, триггер 15 знака, первый элемент ИЛИ 16, первый 17 и второй 18 элементы И, элемент НЕ 19, первый 20 и второй 21 D-триг- геры, второй элемент ИЛИ 22, счетчик 23, регистр 24, управл емый делитель 25 частоты, выполненный в виде второ- . го дополнительного счетчика 26, блока 27 сравнени , шестого элемента И 28, третьего элемента ИЛИ 29, реверсивного регистра 30 сдвига, линии 31 задержки и мультиплексора 32.

Устройство дл автоматической подстройки частоты работает следующим образом.

Входной сигнал представл ет собой кодовую последовательность или регул рный сигнал частоты, примерно кратной 4aqTOTe генератора 1, причем длительность входного сигнала должна превышать четверть периода образующей его частоты и не может быть больше 3/4 того же периода. Так как частота генератора 1 выбираетс в целое число раз большей частоты входного сигнала то частота генератора 1 делитс в первом дополнительном счетчике 2 до номинального значени частоты входного сигнала.

Чувствительньй элемент 4 определ ет моменты изменени разности фаз входного сигнала и сигнала с распределител 3 импульсов и формирует потенциал , указьшающий какой сигнал входной или с распределител 3 импульсов имеет большую частоту. Как только чувствительный элемент 4 обнаруживает момент изменени разности фаз, то

fO

89122

формируетс сигнал, переписывающий состо ние счетчика 23 в регистр 24.

Таким образом, счетчик 23 просчитывает количество импульсов с распределител 3 импульсов между моментами изменени разности фаз входного сигнала и сигнала с распределител 3 импульсов 3. В момент изменени разности фаз в регистр 24 переписываетс значение двоичного кода, поделенное на число градаций периода входного сигнала. Поскольку управл емый делитель 25 фазируетс сигналом с чувствительного элемента 4, то фаза сигнала на выходе управл емого делител 25 поддерживаетс близкой к фазе входного сигнала, второй 1)-триггер 21 и второй элемент ИЛИ 22 предназначены дл отключени чувствительного элемента 4 сразу после момента определени момента изменени разности фаз.

f5

20

Такое отключение необходимо дл

устранени ложного срабатывани чув- ствительного элемента 4, когда фазы сравниваемых сигналов очень близки.

Пусть вначале входной сигнал (фиг,2в) опережает импульсы с первого (фиг.2а) и второго (фиг.26) выходов распределител 3 импульсов, однако в процессе продолжени колебаний, так как входной сигнал с сигналы с распределител 4 импульсов и, например

т..

пТ где Т„ - период образующей

ВХ

0

5

0

5

частоты входного сигнала, п - коэффициент делени первого дополнительного счетчика 1, Т - период сигнала генератора 1, произойдет перемещение вход- . ного сигнала по отношению к сигналу распределител 3 импульсов и наступит момент, когда входной сигнал будет отставать от сигнала с первого выхода распределител 3 импульсов, но,опережа сигнал с второго его выхода - это и будет моментом изменени разности

фаз. I

На фиг.З показан случай, когда входной сигнал (фиг.Зв) запаздывает по отношению к сигналу с первого выхода распределител 3 импульсов (фиг.За) и опережает сигнал с второго выхода распределител 3 импульсов (фиг.36). Момент, когда входной сигнал опередит оба сигнала, - это и будет моментом изменени разности фаз .

31

Входной сигнал поступает на информационные управл ющие входы третьего 5 и п того -7 D-триггеров, на тактовы входы которых поступают сигналы с первого и второго вькодов распредели тел 3 импульсов соответственно.. Состо ние этих триггеров определ етс взаимным расположением импульсов, поступающих на его входы. Сигналом с четвертого выхода распределител 3 импульсов состо ни этих D-триггеров переписываютс в четвертый и шестой Б-триггеры соответственно, однако, - если состо ни третьего 5 и четверто

го 7 D-триггеров 00, что происходи в моменты отсутстви входного сигнала , который представлен кодовой последовательностью , то с помощью элемента И-НЕ 9 и третьего элемента И 1 сигнал перезаписи не формируетс и состо ни четвертого 6 и шестого 8 D-триггеров остаютс в прежнем состо нии . На четвертом 11 и п том 12 эле мейтах И анализируетс направление перехода состо ний В-триггеров 5 и 7 и D-триггеров 6 и 8, если D-триггеры 6 и 8 наход тс в состо нии 11, а D-триггеры 5 и 7 - в состо нии 01, это означает момент изменени разности фаз и тот факт, что Т пТ. Это состо ние Дешифрируетс четвертым элементом И 11 и по сигналу с третьего выхода распределител 3 импульсов записываетс в седьмой D-триггер 13,

пepexo из состо ни 01 в состо ние35 повышени точности при одновременном 11 дешифрируетс п тым элементом И 12 и записываетс в восьмой D-триггер 14. Срабатывани этих D-триггеупрощении , в него введены последовательно соединенные первьй дополни- тельньй счетчик, вход которого подключен к выходу генератора, и распределитель импул сов, последовательно соединенные первый элемент ЮТИ и первый элемент И, первый D-триггер, управл ющий вход которого подключен к выходу первого элемента ИЛИ, второй элемент И, первый вход которого подключен к выходу первого D-триггера, элемент НЕ, выход которого подключен к вторым входам первого и второго элементов И, второй D-триггер, управл ющий вход которого вл етс .входом дл подачи сигнала логической единицы , тактовый вход соединен с инверсным выходом первого D-триггера и второй элемент ИЛИ, входы которого соединены с инверсными выходами первого и второго D-триггеров соответственно , при этом чувствительный эле

ров - есть момент изменени разности фаз, причем срабатывание седьмого Dтриггера 11 означает, что Т пТ.,

.вх г

а срабатывание восьмого D-триггера

14 - Т пТ. . Вькодные сигналы этих D-триггеров устанавливают триггер 15 знака, указьшающий результат сравнени частот.

С помощью первого D-триггера 20, первого 17 и второго 18 элементов И и элемента НЕ 19 формируютс два. сдвинутых во времени импульса. При этом импульсом с выхода первого элемента И 17 состо ние счетчика 23 перепишетс в регистр 24, а импульсом с выхода второго элемента И 18 содержимое счетчика обнулитс и начнетс новый цикл. Импульсом с выхода первого элемента И 17 содержимое регистра

24 посто нно сравниваетс в блоке 27 мент вьшолнен в виде последовательно

сравнени с состо нием второго дополнительного счетчика 26. Как только коды сравн ютс , срабатывает блок 27

5

-5 0

5

сравнени , шестой элемент И 28 и производитс сдвиг сигнала 1 s реверсивном регистре 30. Этот же сигнал сбрасывает содержимое второго дополнительного счетчика дл начала отсчета нового момента времени дл внесе- ни последующей коррекции. Направление сдвига l в реверсивном регистре 30 определ етс сигналом с выхода триггера 15 знака, а первоначальна установка 1 в реверсивный регистр

30производитс сигналом с выхода первого элемента И 17, потенциалы с выхода реверсивного регистра 30 поступают на адресные входы мультиплексора 25 и переключают отводы линии

31задержки, что приводит к тому, что фаза сигнала на выходе управл емого делител 25 близка к фазе входного сигнала.

Claims

Формула изобретени

Устройство дл автоматической подстройки частоты, содержащее последовательно соединенные генератор и управл емый делитель частоты, а также чувствительный элемент, вход которого вл етс входом устройства, счетчик, регистр и триггер знака, отличающеес тем, что, с целью

повышени точности при одновременном

упрощении, в него введены последовательно соединенные первьй дополни- тельньй счетчик, вход которого подключен к выходу генератора, и распределитель импул сов, последовательно соединенные первый элемент ЮТИ и первый элемент И, первый D-триггер, управл ющий вход которого подключен к выходу первого элемента ИЛИ, второй элемент И, первый вход которого подключен к выходу первого D-триггера, элемент НЕ, выход которого подключен к вторым входам первого и второго элементов И, второй D-триггер, управл ющий вход которого вл етс .входом дл подачи сигнала логической единицы , тактовый вход соединен с инверсным выходом первого D-триггера и второй элемент ИЛИ, входы которого соединены с инверсными выходами первого и второго D-триггеров соответственно , при этом чувствительный эле5129

соединенных третьего D-триггера, управл ющий вход которого вл етс входом чувствительного элемента, и четвертого D-триггера, последовательно соединенных п того D-триггера, управл ющий вход которого соединен с входом устройства , и шестого D-триггера, последовательно соединенных элемента И-НЕ, входы которого подключены к инверсным выходам третьего и четвертого D-триггеров соответственно, и третьего элемента И, четвертого элемента И, входы которого подключены к выходу шестого D-триггера, четвертого D-триггера, п того D-триггера и третьего D-триг- гера соответственно, п того элемента И, входы которого подключены к инверсному выходу четвертого D-триггера, к выходу шестого D-триггера, к выходу п того D-триггера и выходу третьего D-триггера соотв тственно, седьмого D-триггера, управл ющий вход которого соединен с выходом четвертого элемента И, и восьмого D-триггера, зшравл - ющий вход которого соединен с выходом п того элемента И, выходы седьмого и восьмого D-триггеров вл ютс первым и вторьм выходами чувствительного элемента соответственно, тактовые входы третьего, п того и седьмого с восьмым D-триггеров подключены соответственно к первому, второму и третьему выходам распределител импульсов , четвертый выход которого подключен к второму входу третьего элемента И, входы сброса седьмого и восьмого D-триггеров подключены к выходу вто- рого элемента ШШ, управл емый дели

5

5

0

тель частоты вьтолнен в виде линии задержки, вход которой вл етс входом управл емого делител частоты, отводы которой подключены к информа- ционньЫ входам мультиплексора, выход которого вл етс выходом управл емого делител частоты, последовательно соединенных второго дополнительного счетчика, блока сравнени , шестого элемента И и реверсивного регистра сдвига, выходы которого подключены к соответствующим входам адреса мультиплексора , и третьего элемента ИЛИ, первьй вход которого подключен к выходу шестого элемента И, а выход - к входу сброса второго дополнительного счетчика, причем тактовые входы второго дополнительного счетчика и счетчика подключены к четвертому выходу распределител импульсов, второй вход третьего элемента ИЛИ, вход сброса реверсивного регистра сдвига и тактовый вход регистра подключены к выходу первого элемента И, вход знака реверсивного регистра сдвига подключен к выходу триггера знака, установочный вход и вход сброса которого подключены к первым и вторым выходам чувствительного элемента, второй вход блока сравнени подключен к выходу регистра , вход сброса счетчика подключен к выходу второго элемента И, выходы счетчика подключены к управл ющим входам регистра, а вход элемента НЕ и тактовый вход первого J) -триггё ра: подключены к третьему выходу распределител импУ1 ь- сов.

t3

Редактор А.Козориз

Составитель С.Даниэл н

Техред М.Ходакнч Корректор Л.Пилипенко

Заказ 898/59Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

t3 to «