SU556551A1 - Устройство дл дискретной фазовой синхронизации - Google Patents

Устройство дл дискретной фазовой синхронизации

Info

Publication number
SU556551A1
SU556551A1 SU2029930A SU2029930A SU556551A1 SU 556551 A1 SU556551 A1 SU 556551A1 SU 2029930 A SU2029930 A SU 2029930A SU 2029930 A SU2029930 A SU 2029930A SU 556551 A1 SU556551 A1 SU 556551A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
reference oscillator
frequency divider
trigger
Prior art date
Application number
SU2029930A
Other languages
English (en)
Inventor
Гелий Петрович Абугов
Виктор Иванович Курбатов
Александр Викторович Герасимов
Original Assignee
Центральный Научно-Исследовательский Институт Связи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Центральный Научно-Исследовательский Институт Связи filed Critical Центральный Научно-Исследовательский Институт Связи
Priority to SU2029930A priority Critical patent/SU556551A1/ru
Application granted granted Critical
Publication of SU556551A1 publication Critical patent/SU556551A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Устройство содержит последовательно соединенные опорный генератор I, синхронный сумматор 2 но модулю два, делитель 3 частоты на два, сумматор 4 по модулю два и делитель 5 частоты на т, при этом выход опорного генератора 1 через блок согласовани  6 входного сигнала с тактовыми импульсами опорного генератора соединен с первым входом фавового дискриминатора 7, второй вход которого подключен к делителю 5 частоты на т, второй выход блока согласовани  6 через последовательно соединенные тактируемый триггер 8 и элемент задержки 9 соединен с вторым входом синхронного сумматора 2, третий вход которого соединен с другим выходом тактируемого триггера 8, а второй вход сумматора 4 через счетный триггер 10 подсоединен к выходу фазового дискриминатора 7.
Устройство работает следующим образом.
Импульсна  последовательность опорного генератора 1, имеюща  форму меандра, через синхронный сумматор 2 по модулю два, делитель 3 частоты на два и сумматор 4 по модулю два подаетс  на вход делител  5 частоты на т, выход которого  вл етс  выходом устройства. Частота выходного сигнала, имеющего форму меандра, равна номинальному значению тактовой частоты входного сигнала.
Поступающий от источника 11 входной (сигнал поступает на блок согласовани  6, в /котором осуществл етс  логическое дифференцирование этого сигнала, т. е. при изменении пол рности сигнала формируютс  импульсы, прив занные по фазе к тактовым позици м имиульсов опорного генератора. Каждый из этих импульсов, поступа  на тактируемый триггер 8 вызывает изменение пол рности напр жени  на его выходе. При этом сигнал на выходе синхронного сумматора 2 по модулю два также измен ет свою пол рность, что приводит к увеличению длительности одного из полупериодов выходного сигнала на половину периода частоты опорного генератора, соответствующему шагу коррекции фазы в сторону отставани . На второй вход синхронного сумматора 2 по модулю два поступает сигнал от тактируемого триггера 8, задержанный элементом задержки 9 на половину периода частоты опорного генератора. Этот сигнал , перекрывающий моменты переключени  синхронного сумматора 2 по модулю два, позвол ет устранить короткие импульсы на его выходе, по вление которых возможно из-за разброса времени срабатывани  логических элементов.
В тех случа х, когда коррекци  фазы осуществл етс  не по всем фронтам входного сигнала, тактируемый триггер 8 работает в счетном режиме. Если же дл  коррекции фазы используютс  все фронты входного сигнала , тактируемый триггер 8 может работать в
регистровом режиме, что в некоторых случа х позвол ет использовать в качестве тактируемого триггера 8 и элемента задержки 9 триггеры блока согласовани  6, формирующие нмпульс логического дифференцировани .
Одновременно импульсы блока согласовани  6 поступают на вход фазового дискриминатора 7, где происходит сравнение его фазы с фазой выходного сигнала, поступающего с
выхода делител  б частоты на т. При этом, если входной сигнал опережает по с|)азе выходной сигнал, фазовый дискриминатор 7 выдает импульс, вызывающий срабатывание счетного триггера 10, что приводит к инвентированию сигнала на выходе сумматора 4 по модулю два. Поскольку срабатывание происходит со сдвигом по времени на половину периода частоты опорного генератора 1 относительно фронта выходного сигнала делител  3
частоты на два, это само по себе приводит к сдвигу выходного сигнала -на период частоты опорного генератора в сторону опережени , а результирующий сдвиг фазы выходного сигнала за счет воздействи  обоих сумматоров по
модулю два оказываетс  равным половине периода частоты опорного генератора.
Таким образом, предлагаемое устройство дискретной фазовой синхронизации позвол ет уменьшить шаг коррекции до половины периода частоты опорного генератора, что дает возможность без повышени  быстродействи  используемых элементов в два раза повысить точность фазировани . Кроме того, возможность использовани  более низкой частоты
опорного генератора упрощает конструкцию устройства и в р де случаев снижает его стоимость .

Claims (1)

  1. Формула изобретени 
    Устройство дл  дискретной фазовой синхронизации , содержащее делитель частоты на два и последовательно соединенные опорный генератор , блок согласовани  входного сигнала с тактовыми импульсами опорного генератора и фазовый дискриминатор, второй вход которого подключен к делителю -частоты иа т, отличающеес  тем, что, с целью повышени  точности фазировани , между опорным генератором и делителем частоты на два
    включен синхронный сумматор по модулю два, второй вход которого подсоединен через последовательно включенные тактируемый триггер и элемент задержки к второму выходу блока согласовани  входного сигнала с
    тактовыми импульсами опорного генератора, а третий -к другому выходу тактируемого триггера, между делителем частоты на два и делителем частоты на т включен сумматор по модулю два, второй вход которого подключен
    через счетный триггер к выходу фазового дискриминатора .
    Вшад
SU2029930A 1974-05-17 1974-05-17 Устройство дл дискретной фазовой синхронизации SU556551A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2029930A SU556551A1 (ru) 1974-05-17 1974-05-17 Устройство дл дискретной фазовой синхронизации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2029930A SU556551A1 (ru) 1974-05-17 1974-05-17 Устройство дл дискретной фазовой синхронизации

Publications (1)

Publication Number Publication Date
SU556551A1 true SU556551A1 (ru) 1977-04-30

Family

ID=20586424

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2029930A SU556551A1 (ru) 1974-05-17 1974-05-17 Устройство дл дискретной фазовой синхронизации

Country Status (1)

Country Link
SU (1) SU556551A1 (ru)

Similar Documents

Publication Publication Date Title
US3515997A (en) Circuit serving for detecting the synchronism between two frequencies
SU556551A1 (ru) Устройство дл дискретной фазовой синхронизации
SU1748249A1 (ru) Устройство фазовой автоподстройки частоты
SU391750A1 (ru) Устройство дискретной фазовой синхронизации
SU499654A1 (ru) Генератор синхроимпульсов
SU372717A1 (ru) ВСЕСОЮаНАЯ i
SU437211A1 (ru) Частотно-фазовый селектор
SU1332553A1 (ru) Устройство фазовой синхронизации
SU1160550A1 (ru) Формирователь одиночного импульса
SU496655A1 (ru) Устройство синхронизации псевдошумовых последовательностей сигналов
SU1626429A1 (ru) Фазокорректирующее устройство
SU577639A1 (ru) Устройство дл сравнени периодов двух периодических сигналов
SU1675943A1 (ru) Устройство дл синхронизации и выделени данных
SU902239A1 (ru) Устройство дл сравнени частот
SU508921A1 (ru) Устройство дл получени разностнойчастоты двух импульсных последователь-ностей
SU777882A1 (ru) Устройство коррекции фазы
SU738131A1 (ru) Устройство дл формировани одиночного импульса
SU576668A1 (ru) Устройство дл синхронизации систем телемеханики
SU1660142A1 (ru) Генератор импульсов
SU1378029A1 (ru) Устройство дл формировани импульсов
JPH07101844B2 (ja) 可変分周回路
SU1394416A1 (ru) Формирователь импульсов
SU485436A1 (ru) Устройство дл формировани сигналов синхронизации
SU681550A1 (ru) Селектор импульсов по частоте следовани
SU478429A1 (ru) Устройство синхронизации