SU437211A1 - Частотно-фазовый селектор - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах дл  а1втоматического упра вле и  и регулировани  с частотно-ийшульсным представлением информации.

В известных устройствах используют пересчетные схемы с временными задержками на peaKTKBiHbix элементах.

Однако из1вестные устройства имеют сложную схему.

Целью изобретени  л-вл етс  упрощение устройства .

Дл  этого входы селектора соединены -через схему «ИЛИ со входам триггера обратной св зи, вход установки «О которого подключен к выходу селектора, а выход триггера соединен с шиной сброса триггеров.

Изобретение по снено чертежами.

На фиг. 1 Приведена блок-схема селектора; на фиг. 2 - ;времен1ные диагра м мы.

Частотно-фазовый селектор содержит схему «ИЛИ 1, схему 2, триггер обратной св зи 3, импульсно-лотенциальиые триггеры 4 (п триггеров).

Селектор работает следующим образом.

В исходном состо нии на единичных выходах триггеров 4 действует логический нуль, а на выходах схем «ИЛИ 1 и «И-НЕ 2 - логическа  единица. В -момент времени ti (см. фиг. 2) первый имнульс -последовательности f/a поступает на вход триггера 4-1 и, пройд  через схему «ИЛИ 1, на щход триггера 3, устанавлива  на их единич-ных выходах высокий нов-енциал. Управление -триггерами 4 осуществл етс  путем подачи на их входы нулевых потенциалов.

Затем поступающие имнульсы последовательностей t/б, устанавливают на единичных выходах триггеров - 4(п-1) высокий потенциал и -подтверждают состо ние тр-иггера 3.

Наконец, импульс последовательности t/r, имеющий низшую частоту, устанавливает высокий потенциал и на единичном выходе триггера 4 п. С этого момента триггеры - на единичных выходах имеют высокие потенциалы, которые подаютс  на входы схемы 2, вследствие чего на ее выходе устанавливаетс  низкий -потенциал, который подаетс  на вход уста-новки «О триггера обратной св зи 3.

Так как в это же врем  импульс -по-следовательности Uf, пройд  через схему «ИЛИ 1,

поступает на вход установки «Ь триггера 3, который принимает состо ние двух логических единиц на своих выходах. Таким образом триггер 3 не может возвратить триггеры 4 в исходное состо ние в течение времени дейстВИЯ выдел емого импульса.

По прекращении выдел емого импульса последовательности t/r «а триггер 3 действует низкий потенциал только на .входе установки «О и в.следста;ие этого на его единичном выходе устанавливаетс  иизкий уровень, который поступает на общую шину сброса, и возвращает триггеры 4 в исходное состо ние, формиру  тем самым задний фронт выдел емого импульса на выходе схемы «ИЛИ 1.

В интервале времени (см. фиг. 2) селектор работает соот1ветственно приведенному описанию, в .момент (времени з происходит смена выдел емой последовательности U на /б, так как она с этого момента имеет низшую частоту.

Случай, когда на входы селектора поступают импульсные последовательности С/а г, равные по частоте следовани  импульсов, но сдвинутые по фазе, представлен на диаграммах с момента времени 4- При этом на выходе селектора выдел етс  последовательность С/3, имеюща  наибольшее отставание по фазе.

Предмет изобретени 

Частотно-фазовый селектор, содержащий п импульсно-потенциальных триггеров, входы установки «1 которых  вл ютс  входами устройства , а входы установки «О соединены параллельно и образуют общую шину сброса

триггеров в исходное состо ние, схему «И, выход которой  вл етс  выходом устройства, а входы ее соединены с единич1НЫ;Ми выходами триггеров, и цепь обратной св зи, отличающийс  тем, что, с целью упрощени 

устройства, входы селектора соединены че)рез схему «ИЛИ с входом триггера обратной св зи, вход установки «О которого подключен к выходу селектора, а выход триггера обратной 10ВЯЗИ соединен с шиной-сброса триггеров .

L

Г 1

Т

1

г о

L