SU1173554A2 - Управл емый делитель частоты - Google Patents

Управл емый делитель частоты Download PDF

Info

Publication number
SU1173554A2
SU1173554A2 SU833648743A SU3648743A SU1173554A2 SU 1173554 A2 SU1173554 A2 SU 1173554A2 SU 833648743 A SU833648743 A SU 833648743A SU 3648743 A SU3648743 A SU 3648743A SU 1173554 A2 SU1173554 A2 SU 1173554A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
trigger
bus
additional
Prior art date
Application number
SU833648743A
Other languages
English (en)
Inventor
Владимир Алексеевич Кричковский
Владимир Николаевич Маслий
Валерий Борисович Серга
Анна Ильинична Земкина
Original Assignee
Харьковский Филиал Центрального Конструкторского Бюро Главэнергоремонта
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Филиал Центрального Конструкторского Бюро Главэнергоремонта filed Critical Харьковский Филиал Центрального Конструкторского Бюро Главэнергоремонта
Priority to SU833648743A priority Critical patent/SU1173554A2/ru
Application granted granted Critical
Publication of SU1173554A2 publication Critical patent/SU1173554A2/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ по авт. св. № 425359, отличающийс  тем, что, с целью повышени  стабильности периода следовани  выходных импульсов, в него введены дополнительный триггер и дополнительный элемент И, первый вход которого соединен с выходом дополнительного триггера, вход запуска которого соединен с выходом дополнительного триггера , вход запуска которого соединен с выходом элемента ИЛИ, вход сброса - с выходной шиной и с выходом дополнительного элемента И, второй вход которого соединен с входной шиной.

Description

Изобретение относитс  к импульсной технике, можетбыть использовао в устройствах автоматики и вычислительной техники и  вл етс  усовершенствованием устройства по основному авт. св; № 425359. Цель изобретени  - повышение стабильности периода следовани  выходных импульсов . На чертеже приведена структурна  схема управл емого делител  частоты. Управл емый делитель частоты содержит выходную шину 1, первый 2 и второй 3 счетчики импульсов, первое 4 и второе 5 устройства записи обратного кода, триггер 6, элемент ИЛИ 7 и первый 8 и второй 9 элементы И, первые входы которых соединены с входной шиной 10, вторые - соответственно с нулевым и единичным выходами триггера 6, вход запуска которого соединен с выходом первого счетчика 2 импульсов и с первым входом элемента ИЛИ 7, второй вход которого соединен с входом сброса триггера 6 и выходом второго счетчика 3 импульсов, счетный вход которого соединен с выходом второго элемента И 9, выход первого элемента И 8 соединен со счетным входом первого счетчика 2 импульсов , информационный вход которого соедииен с выходом первого устройства 4 записи обратного кода, информационный вход которого соединен с шиной 11 информационного входа и с информационным входом второго устройства 5 записи обратного кода, вход управлени  которого соединен с нулевым выходом триггера 6, а вход управлени  первого устройства 4 записи обратного кода соединен с единичным выходом триггера 6. Кроме того, устройство содержит дополнительный триггер 12 и дополнительный эле мент И 13, первый вход которого соединен с выходом дополнительного триггера 12, вход запуска которого соединен с выходом элемента ИЛИ 7, вход сброса - с выходной шиной 1 и с выходом дополнительного элемента И 3, второй вход которого соединен с входной шиной 10. Устройство работает следующим образом. Пусть в исходном состо нии триггер 6 находитс  в нулевом состо нии, при этом входные импульсы с шины 10 через элемент 8 проход т на счетный вход счетчика 2, в счетчик 3 при помош,и устройства 5 заноситс  обратный код с шины 11. После заполнени  счетчика 2 на его выходе формируетс  импульс, который переключает триггер 6 в единичное состо ние, при этом открываетс  элемент 9, а в счетчике 2 устанавливаетс  при помош.и устройства 4 исходное состо ние - дополнительный код с шины 11. Одновременно выходной импульс счетчика 2 проходит через элемент 7 на вход запуска триггера 12, который переключаетс  в единичное состо ние и открывает элемент 13. Первый из последующих входных импульсов с шины 10 проходит через элемент 13 на шину 1 и устанавливает триггер 12 в нулевое состо ние, запреш,а  прохождение последуюш,их входных импульсов через элемент 13. В дальнейшем заполн етс  счетчик 3, при этом после по влени  импульса на его выходе триггер 6 переключаетс  в нулевое состо ние, а этот импульс через элемент 7 проходит на вход запуска триггера 12, устанавлива  его в единичное состо ние. Первый поступивший после этого импульс с шины 10 проходит через элемент 13 на шину 1. Далее работа устройства повтор етс , при этом поочередно заполн ютс  счетчики 2 и 3. Коэффициент делени  устройства соответствует коду, поступаюш,ему на шину 11. Так как выходной импульс на шине 1 задерживаетс  относительно входного импульса на шине 10 лишь одним элементом 13, то сама величина фазовой нестабильности выходных импульсов имеет малую величину и не зависит (в отличие от прототипа ) от разброса величин задержек в счетчиках импульсов. Это позвол ет использовать данное устройство в синтезаторах частоты и анализаторах спектра, обеспечива  их более высокими качественными параметрами (из-за отсутстви  гармоник в выходной частоте устройства ).

Claims (1)

  1. УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ по авт. св. № 425359, отличающийся тем, что, с целью повышения стабильности периода следования выходных импульсов, в него введены дополнительный триггер и дополнительный элемент И, первый вход которого соединен с выходом дополнительного триггера, вход запуска которого соединен с выходом дополнительного триггера, вход запуска которого соединен с выходом элемента ИЛИ, вход сброса — с выходной шиной и с выходом дополнительного элемента И, второй вход которого со- со СИ Си
SU833648743A 1983-09-30 1983-09-30 Управл емый делитель частоты SU1173554A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833648743A SU1173554A2 (ru) 1983-09-30 1983-09-30 Управл емый делитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833648743A SU1173554A2 (ru) 1983-09-30 1983-09-30 Управл емый делитель частоты

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU425359 Addition

Publications (1)

Publication Number Publication Date
SU1173554A2 true SU1173554A2 (ru) 1985-08-15

Family

ID=21084127

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833648743A SU1173554A2 (ru) 1983-09-30 1983-09-30 Управл емый делитель частоты

Country Status (1)

Country Link
SU (1) SU1173554A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 425359, кл. Н 03 К 23/00, 16.12.71. *

Similar Documents

Publication Publication Date Title
SU1173554A2 (ru) Управл емый делитель частоты
US4001726A (en) High accuracy sweep oscillator system
SU1385283A1 (ru) Селектор последовательности импульсов
SU1622928A1 (ru) Управл емый формирователь импульсов
SU1160550A1 (ru) Формирователь одиночного импульса
SU1622926A2 (ru) Формирователь временных интервалов
SU746921A1 (ru) Преобразователь кода в частоту следовани импульсов
SU634454A1 (ru) Умножитель частоты следовани периодических импульсов
SU888335A1 (ru) Цифровой фильтр
SU437211A1 (ru) Частотно-фазовый селектор
SU1363425A1 (ru) Умножитель частоты
SU1029403A1 (ru) Многоканальный генератор импульсов
SU580647A1 (ru) Делитель частоты с дробным коэффициентом делени
SU684725A1 (ru) Управл емый генератор импульсов
SU1354386A2 (ru) Цифровой умножитель частоты с переменным коэффициентом умножени
SU466500A1 (ru) Генератор случайных чисел
SU574726A1 (ru) Устройство дл возведени в дробную степень широтно-импульсных сигналов
SU1277366A1 (ru) Формирователь временных интервалов
SU1372591A1 (ru) Устройство регулируемой задержки импульсного сигнала
SU1670775A1 (ru) Устройство дл формировани серии импульсов
SU809217A1 (ru) Вычислительное устройство
SU381076A1 (ru) УСТРОЙСТВО дл ФОРМИРОВАНИЯ ИЛ\ПУЛЬСОВ
SU1153326A1 (ru) Устройство дл умножени
SU744622A1 (ru) Устройство дл определени отклонени частоты импульсной последовательности от заданной
SU830645A1 (ru) Преобразователь частоты следовани иМпульСОВ B НАпР жЕНиЕ пОСТО ННОгОТОКА