SU391750A1

SU391750A1 - Устройство дискретной фазовой синхронизации

Info

Publication number: SU391750A1
Application number: SU1739229A
Authority: SU
Inventors: изобретени Авторы
Original assignee: Ю. А. Алексеев, В. И. Курбатов , И. В. гков Центральный научно исследовательский институт
Priority date: 1972-01-12
Filing date: 1972-01-12
Publication date: 1973-07-25

Description

Изобретение огноситс « электросв зи и может быть использовало как устройство выделени тактовой частоты из принимаемого сигнала. Известны устройства дискретной фазовой Синхронизации, содержащие стабилизированный ПО частоте неуправл емый генератор, частота которого посредством делител уменьшаетс в п раз так, что частота сигнала (F) на его .выходе равн етс скорости ма-нипул цим входного сигнала. Фаза выходного сигнала измен етс дискретными шагапутем добавлени или иоклюми Af чени импульсов в .импульсной последовательности на выходе опорного генератора, подаваемой на вход делител частоты, в соответствии со знаком расстройки выходного сигнала относительно входного. Известные устройства имеют низкую точность фазировани прИ высокой скорости манипул ции входного сигнала. Цель изобретени - повысить точность фазировани при высокой скорости манипул ции входного сигнала. Дл этого выход схемы исключени импульсов коррекции подключен ко входу схемы добавлени импульсов коррекции через дополнительно введенный делитель частоты на два, второй выход которого подключен к третьему входу входного узла. Блок-схема описываемого устройства дана на чертеже, где лри« ты следующие обозначени ; / - опорный генератор; 2 - схема исключени импульсов коррекции (схема «НЕТ); 3 - делитель -на два; 4 -схема добавлени импульсов коррекции (схема «И); 5 - дели1тель частоты на т; 6 - фазовый дискрими натор (схема «И); 7 - входной узел; 8 - источник входного сигнала. Сигнал опорного генератора /, имеющий форму меандра пройд схему 2 исключени импульсов :коррекцин, делитель 3 на два и схему 4 добавлени импульсов коррекции, подаетс на делитель 5 частоты с коэффициентом делени т. Во входном узле 7 осуществл етс логическое дифференцирование двоичных символов входного сигнала, т. е. формируютс импульсы коррекции , соответствующие фронтам входного сигнала, прив занные по фазе к тактовым позици м импульсов опорного генератора. Каждый импульс коррекции, попада на схему 2 исключени импульсов коррекции (непосредственно или через узел усреднени ), запрещает один из импульсов опорного генератора . Св зь делител 3 с входным узлом обеспечивает синхронизацию состо ни триггера делител 3, соответствующие исключенные импульсы на его входе всегда имеют одинаковую пол рность. Импульсы коррекции с выхода узла 7 поступают на второй вход фазового дискриминатора 6. Если входной опережает по фазе выходаюй, то на выходе фазового дискриминатора 6 по вл етс импульс коррекции на добавление, который записываетс в импульсную последовательность на выходе делител 3 в схеме 4 добавлени .

Предлагаема схема имеет два канала управлени , разделенных делителем «а два.

Предмет изобретени

Устройство дискретной фазовой синхронизации , содержащее опорный генератор, первый выход которого подключен к одному из входов схемы исключени импульсов коррекции, к другому входу которой подключен первый

выход входного узла, к одному из входов последнего подключен второй выход опорного генератора, а второй выход входного узла подключен к первому входу схемы добавлени импульсов коррекции через фазовый дискриминатар , к другому входу последнего подключен делитель частоты на т, соединенный со схемой добавлени1Я импульсов коррекции , при этом ко второму входу входного узла подключен источник входного сигнала, отличающеес тем, что, с целью повышени точности фазировани при высокой скорости манипул ции входного сигнала, выход схемы исключени импульсов коррекции подключен ко входу схемы добавлени импульсов коррекции через дополнительно введевный делитель частоты на два, второй выход которого подключен к третьему входу входного узла.

6