SU873440A1 - Устройство синхронизации - Google Patents

Устройство синхронизации Download PDF

Info

Publication number
SU873440A1
SU873440A1 SU792825631A SU2825631A SU873440A1 SU 873440 A1 SU873440 A1 SU 873440A1 SU 792825631 A SU792825631 A SU 792825631A SU 2825631 A SU2825631 A SU 2825631A SU 873440 A1 SU873440 A1 SU 873440A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
bit
discriminator
pulse
Prior art date
Application number
SU792825631A
Other languages
English (en)
Inventor
Виталий Васильевич Кузнецов
Зинаида Мизайловна Филимонова
Виктор Яковлевич Болдырев
Виктор Акимович Бояринов
Original Assignee
Предприятие П/Я Р-6208
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6208 filed Critical Предприятие П/Я Р-6208
Priority to SU792825631A priority Critical patent/SU873440A1/ru
Application granted granted Critical
Publication of SU873440A1 publication Critical patent/SU873440A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ
I
Изобретение относитс  к технике св зи и может использоватьс  в приемных устройствах дл  синхронизации и фазировани  местных генераторов.
Известно устройство синхронизации, содержащее опорный генератор, элемент И-НЕ формирователь импульсов и последовательно соединенные п-разр дный управл емый регистр сдвига, делитель частоты и дискрит минатор знакарассогласовани  1.
Однако известное устройство сложно и громоздко.
Цель изобретени  - упрощение устройства путем исключени  части функциональных элементов.
Цель достигаетс  тем, что в устройство синхронизации введен дополнительный формирователь импульсов, первый вход которого подключен к первому выходу дискриминатора знака рассогласовани , второй выход которого подсоединен к первому входу формировател  импульсов, второй вход которого объединен с входом делител  частоты, а выход подсоединен к первому входу п-разр дного управл емого регистра сдвига, второй вход которого подключен к выходу элемента И-НЕ, первый вход которого подключен к выходу дополнительного формировател  импульсов, второй вход объединен со вторым входом дискриминатора знака рассогласовани , подключенным к выходу опорного генератора.
Кроме того, пр мой выход п-го разр да и инверсный выход (п-1)-го разр да празр дного управл емого регистра сдвига подсоединены к первому и второму входам первого разр да соответственно.
На чертеже представлена структурна  электрическа  , схема предложенного уст10 ройства.
Устройство синхронизации содержит опорный генератор 1, элемент И-НЕ 2, формирователь 3 импульсов, п-разр дный управл емый регистр 4 сдвига, делитель 5 часf J тоты, дискриминатор 6 знака рассогласовани , дополнительный формирователь 7 импульсов , причем п-разр дный управл емый регистр 4 сдвига содержит п разр дов 8.
Устройство синхронизации работает следующим образом.

Claims (2)

  1. При отсутствии входного сигнала на выходах триггеров дискриминатора 6 потенциал равен «Лог 1. На выходе всего дискриминатора 6 потенциал равен «Лог О. При этом он не мешает работе формировател  3 и 7. Поэтому потенциал на выходах формирователей 7 и 3 равен соответственно «Лог 1 и «Лог О. Вследствие этого последний разр д п-разр дного регистра сдвига 4 не будет дополнительно перебрасыватьс  в состо ние «1 или «О, а импульсы с выхода генератора 1 беспреп тственно проход т через элемент И-НЕ 2. Элемент И-НЕ 2 инвентирует сигнал fo опорной частоты. С выхода элемента И-НЕ 2 сигнал fo поступает на входы синхронизации триггеров п-разр дного управл емого регистра 4, с выхода которого сигнал частоты fo/(2n- 1) поступает на вход делител  5,формирующего импульсы тактовой частоты ТИ, равный fo/.(2n- 1)-К, ГДЕ К - коэффициент делени  делител  5, (2п-1) - коэффициент делени  п-разр дного управл емого регистра сдвига 4. В момент включени  напр жени  питани  триггеры формировател  3 могут установитьс  произвольно в состо ние «1 или «О. С приходом фронта информации дискриминатор 6 вырабатывает импульс, длительность которого равна периоду следовани  fo импульсов опорного генератора 1. Затем фаза значащих моментов входного сигнала сравниваетс  с фазой тактовых импульсов дискриминатором 6. При опережении фазой ТИ фазы значащих моментов сигнала на выходе формировател  7 по вл етс  отрицательный импульс, который подаетс  на элемент И-НЕ 2 и исключает один импульс из последовательности fo импульсов. В результате делени  триггеров п-разр дного управл емого регистра 4 и делител  5 фаза тактовых импульсов ТИ сдвигаетс  в сторону отставани  на величину - l/fo. При отставании фазы ТИ от фазы значащих моментов входного сигнала на выходе формировател  3 по вл етс  потенциал «Лог 1, который перестраивает триггеры регистра 4 так, что его коэффициент делени  однократно равен {2п - 2). Период ТИ укорачиваетс  на длительность l/fo, и фаза ТИ сдвигаетс  в сторону опережени  на величину + l/foТаким образом, предлагаема  схема за счет применени  новой операции и более полного использовани  свойств триггеров по сравнению с известной не содержит элементов И, И-НЕ и одного разр да регистр сдвига. Формула изобретени  1. Устройство синхронизации, содержащее опорный генератор, элемент И-НЕ, формирователь импульсов и последовательно соединенные п-разр дный управл емый регистр сдвига, делитель частоты и дискриминатор знака рассогласовани , отличающеес  тем, что, с целью упрощени  устройства путем исключени  части функциональных элементов, введен дополнительный формирователь импульсов, первый вход которого подключен к первому выходу дискриминатора знака рассогласовани , второй выход которого подсоединен к первому входу формировател  импульсое, второй вход которого объединен с входом делител  частоты, а выход подсоединен к первому входу п-разр дного управл емого регистра сдвига, второй вход которого подключен к выходу элемента И-НЕ, первый вход которого подключен к выходу дополнительногоформировател  импульсов, второй вход объединен со вторым входом дополнительного формировател  импульсов и вторым входом дискри .минатора знака рассогласовани , подключенным к выходу опорного генератора.
  2. 2. Устройство по п. 1, отличающеес  тем, что пр мой выход п-го разр да и инверсный выход (п-1)-го разр да п-разр дного управл емого регистра сдвига подсоединены к первому и второму входам первого разр да соответственно. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 694982, кл. И 04 L 7/02, 1977 (прототип).
SU792825631A 1979-10-02 1979-10-02 Устройство синхронизации SU873440A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792825631A SU873440A1 (ru) 1979-10-02 1979-10-02 Устройство синхронизации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792825631A SU873440A1 (ru) 1979-10-02 1979-10-02 Устройство синхронизации

Publications (1)

Publication Number Publication Date
SU873440A1 true SU873440A1 (ru) 1981-10-15

Family

ID=20853195

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792825631A SU873440A1 (ru) 1979-10-02 1979-10-02 Устройство синхронизации

Country Status (1)

Country Link
SU (1) SU873440A1 (ru)

Similar Documents

Publication Publication Date Title
SU873440A1 (ru) Устройство синхронизации
ES485969A1 (es) Circuito de prueba para emisores de cadencia de funciona- miento sincrono
SE9301327D0 (sv) Sammansatt klocksignal
SU603983A1 (ru) Упарвл емый генератор синхроимпульсов
SU1676129A1 (ru) Резервированное устройство формировани сетки опорных частот
SU1676075A1 (ru) Устройство дл формировани импульсных сигналов
SU995363A1 (ru) Частотный модул тор
SU694982A1 (ru) Устройство синхронизации
SU1075413A1 (ru) Делитель частоты с переменным коэффициентом делени
SU696622A1 (ru) Устройство синхронизации
SU767764A1 (ru) Резервированное многоканальное устройство дл формировани тактовых импульсов
SU1587636A1 (ru) Формирователь многочастотных сигналов
SU553737A1 (ru) Устройство синхронизации
SU720826A1 (ru) Устройство дл приема адресной комбинации
SU750712A1 (ru) Селектор импульсов
SU836795A1 (ru) Генератор функций уолша
SU777882A1 (ru) Устройство коррекции фазы
SU555553A2 (ru) Цифровое устройство слежени за задержкой
SU1330753A1 (ru) Устройство фазировани синхронных источников импульсов с произвольным коэффициентом делени
SU391750A1 (ru) Устройство дискретной фазовой синхронизации
SU627570A1 (ru) Устройство дл формировани серий импульсов
SU1437973A1 (ru) Генератор псевдослучайной последовательности
SU980259A1 (ru) Устройство дл формировани серий импульсов
SU661833A1 (ru) Устройство тактовой синхронизации
SU938196A1 (ru) Фазосдвигающее устройство