SU1626382A1 - Устройство цифровой фазовой автоподстройки частоты - Google Patents

Abstract

Изобретение относитс  к радиотехнике и технике св зи и может исполь-зовги с  при когерентной обработке фазоманипули- рованных сигналов. Цель изобретени  - обеспечение синфазности входного и выходного сигналов при фазовой манипул ции входного сигнала-180°. Устройство содержит первый 1 и второй 2 элементы И, реверсивный счетчик 3, управл емый делитель 4 частоты, опорный генератор 5, усилитель- ограничитель 6, формирователь импульсов 7, первый 8 и второй D-триггеры, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, инвертор 11, делитель 12 частоты на два. Цель достигаетс  за счет введени  D-триггеров, элемента ИС- КЛ ОЧЛЮЦ1Е ИЛИ, ингг-QTOpd и делител  частоты на два, что позвол ет дл  определени  направлени  подгтргйкм фтзы стробчл- р о в а ., входной -. и г и ч п дпажды за полупериод i поспедую у сравнением ре зулыатов глрэбировани  Гил.

Description

О

ю о со

S

Изобретение относитс  к ргдиотехнике и технике св зи и может использоватьс  в устройствах когерентной обработки фазо- манипулированных сигналов.

Цель изобретени  - обеспечение син- фазности входного и выходного сигналов при фазовой манипул ции- входного сигнала 180°.

На фиг. 1 представлена структурна  электрическа  схема устройства цифровой фазовой автоподстройки частоты; на фиг. 2 - эпюры напр жений в различных точках схемы, по сн ющие ее работу.

Устройство (фиг.1) содержит первый 1 и второй 2 элементы И, реверсивный счетчик 3, управл емый делитель 4 частоты, опорный генератор 5, усилитель-офэничитель G, формирователь 7 импульсов, первый 8 и второй 9 D-триггеры, элэмент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, инвертор 11. делитель 12 ча- стоты на два.

Устройство работает следующим образом .

Особенность работы устройства заключаетс  в том, что дл  определени  направ- лени  подстройки фазы выходного колебани  входной фазоманипулирован ный сигнал стробируетс  дважды за пол период , а само направление подстройки фазы находитс  путем сравнени  знаков резуль татов первого и второго стробировьни .

Рассмотрим работу устройства дл  случа  , когда вы одное колебание о гстае г на гот входного фазоманипулированного сиг нала Временпыедиаграммы иллюстрируют наиболее общий случай, когда длительность посылки фазоманипулированного сигнала не кратна периоду несущей L-. манипул ци  производитс  при произвольном значении фазы несущей. Входной фазоманипулпро ванный сигнал (фиг.2а) поступает на усилитель-ограничитель 6. Полученный после ограничени  двоичный сигнал (фиг.б подаетс  на информационные входы первого 8 и второго 9 D-триггеров На тактовые входы триггеров поступают противофазные последовательности импульсов удвоенной частоты (фиг.2в,г) с выходов управл емого делител  4 частоты. Передние фронты первой последователььости импульсов (фиг 2в) совпадают с фронтами и срезами выходного двоичного сигнага всего устройства (не показаны). В моменты, соответствующие передним фронтам этих последовспе/ ьно стей, первый 8 и второй 9 D-триггеры сраба- тывают, и таким образом осуществл етс  стробирование ограниченного фазоманипулированного сигнала Результаты стробиро- вани  (фиг.2д,е) с выходов этих триггеров поступают на элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 10. Напр жение с его выхода (фиг.2ж) подаетс  на вторые входи элементов И 1 и 2, на первый элемент И 1 непосредственно, а на второй элемент И 2 через инвертор 11. На первые входы первого 1 и второго 2 элементов И подаютс  короткие импульсы удвоенной частоты (фиг,2з) с выхода формировател  7 импульсов. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и элементы И 1,2 с инвертором 11 выполн ют операцию сравнени  результатов стробировапи  ограниченного входного фаосманипулированного сигнала.

Импульсы, по вл ющиес  нэ выходах первого 1 и второто 2 элементов И,  вл ютс  сигналами, указывающими 1ре5уемое направление подстройки фазы выходного колебани . В рассматриваемом случае прин то, что с фришами (моментами перехода через среди; . ,ровень) выходного колебани  совмещены передние фронты первой последовательности удвоенной частоты (фиг 2о) На фиг 2 показано, что короткие импульсы удвоенной частоты (фиг2з) поступают на пероыи 1 и второй 2 элементы И на интервале времени с момента по влени  переднего фронта первой по ледова- тельности удвоенной частой до момента пи  -лени  перед иго фронта второй последовательности ,двоенн ч1 частоты (фиг 2г) При этих услови х к-: требуемое направление подстройки фа.;ы в сторону отстаивани  у к ззывают импульс i ьа выхо/е первого элемента И 1 (фиг.2и).

Оедуег отметить, m на выходе элементов И 1,2 из интервале вре ени, следующем непосрсдсгвеннс за момонтом манипул ции, иозмохно ние одиночных ложи X импульсов Пример такого гпж- ного импупьса показан на диаграмме фиг 2к) Но эти миночные импульсы не нарушают ртботу устройства ттк КЗ импуль- I,L с выходов элеменгоь 11 1 2 поступают на реверсивный счетчик 3 и усредн ютс 

Посигпг ci переполнени  реверсивного счетчика 3 происходи однократноеуне- лич иие коэффициента делени  управлпег- .ого депител  11 част ;ты Фронты последовательностей уд.юи1 .ой частоты на его выходе длигсштс  и с оьону запаздывани  Соотве LijfcHHO ИЗМРНТСТСЯ фазп колебани  но выходе делител  12. Разность фаз г ежду входным фоз манипулиоопэн- HL Ni (.игнаюм и выхг;,;чым сигнэ/юм устройства умет шзетсп О1 ji процесс подстроки происходи до тех пор, пока по- ГПР очередногс; мгу ьса переполнени  реверс lEHoro 3 выходное колебание из отстающего HP LTPH г -пер-жающим. Со- OTLOTLTBCKHO r Ю1ЦИМИ импульсы на выходе второго элемента И 2, и направление подстройки фазы выходного колебани  измен етс  на противоположное .

Таким образом, в устройстве установитс  режим динамического равновеси , при котором выходное колебание с точностью, определ емой шагом подстройки, будет синфазно с входным фазоманипулирован- ным сигналом.

Claims (1)

1. Формула изобретени  Устройство цифровой фазовой автоподстройки частоты, содержащее первый и второй элементы И, последовательно соединенные реверсивный счетчик, управл емый делитель частоты, счетный вход которого подключен к выходу опорного генератора, причем выходы первого и второго элементов И соединены со счетными входами реверсивного счетчика, а также усилитель-ограничитель , вход которого  вл етс  входом устройства, и формирователь импульсов, о т- личающеес  тем. что, с целью обеспечени  синфазности входного и выходного

   0

   5

   0

   сигналов при фазовой манипул ции входного сигнала 180° , в него введены первый и второй D-триггеры, информационные входы которых подключены к выходу усилител -ограничител , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены с выходами первого и второго D-триггеров. инвертор , вход которого подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, и делитель частоты на два, выход которого  вл етс  выходом устройства цифровой фазовой автоподстройки частоты, при этом управл емый делитель частоты выполнен с пр мым и инверсным выходами, которые подключены к тактовым входам первого и второго D-триггеров соответственно, один из которых соединен также с входом формировател  импульсов, выход которого подключен к первым входам первого и второго элементов И, вторые входы которых соединены соответственно с выходами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертора , а вход делител  частоты на два подключен к одному из выходов управл емого делител  частоты

   25