JPS6229236A - 局部クロック信号と受信データ信号とを再同期させる機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は数値の形で伝送されたデータ信号と同期又は独
立同期の連続した局部クロック信号の前面に対してデー
タ信号の遷移点の測定装置に関する。本発明は殊に当初
クロック信号に対して不安定な位相関係を示すデータ信
号を局部のクロック信号に合致させる機構（メカニズム
）に用いられてデータの存在時間の間隔内で且つ該間隔
の限界より極めて短かい時間内の中央範囲内でサンプリ
ングによるデータの収集を行なわしめる。

〔従来の技術〕

この作用を充たす多くの装置は既に知られている。この
装置は一般に入力信号（データ信号とクロック信号）の
一つから予定された遅れを示す多数の信号を供する手段
と、別の信号につき遷移点が表われる瞬間を比較する手
段とを用いる。特に資料ＢＰ−Ａ−２１９４２は鑑別可
能な見出しを夫々具えて限られた長さの連続した形のデ
ータの伝送システムに対し合致装置を記載している。こ
の合致は独立同期の局部クロック信号について実施され
る。張られた長さの連続のため、各連続の始め一回行な
われ合致に対しては極めて多く偏移することか避けられ
る。

〔目的シらぴ１て覆べ〕 本発明はデータ信号の流れ行く部分の遷移点の測定を行
なう装置で、凡ゆる数値信号に用いられる装置を供せん
としている。このため本発明は少くとも３個のフリップ
フロップと、論理手段とを備えた装置を供する。該夫々
のフリップフロップは局部クロック信号を受ける有効入
力端と、各フリップフロップに対して違った遅延手段で
決められる一時遅れでデータ信号を受ける入力端を具え
、論理手段はフリップフロップの出力端に結合され予め
定めた基準に応じてクロック信号とデータ信号間の位相
関係を表わす信号を発生する。

一時遅れは遅延手段を複数連続して設けた場所でデータ
信号を採取して行なわれる。併し幾分複雑でもデータ信
号でなくクロック信号に一時遅れを実現させて均一な結
果が得られる。

かく提案した機構は、クロック信号によってデータ信号
のサンプリングの時期を調節し、正当な制御でデータの
遷移点を可能な限シ遠去けてその瞬間を保ち得るもので
ある。かくして凡ゆるサンプリングの不確定さが避けら
れ有効な情報が中央のフリップフロップ１２の出力端で
得られる。本発明を利用する第−例ではデータ信号とサ
ンプリング信号とが互に同期し、可変の遅延線への作用
で制御により両信号間を正確に合致させうるようにする
。第二例ではデータ信号とクロック信号が両信号間で独
立同期されクロックの振動子の周波数へ制御をすること
により、クロック信号の全体のリズムとデータ信号のリ
ズムが合致するよう制御を掛ける。

本発明は限定さざる例示として特定した次記の実施例か
ら明らかである。記載は添付の図面を参照して行なわれ
る。

〔実施例〕

本発明の各種装置の記載に当シデータ信号とクロック信
号間の位相関係が予め定められていないとき、データ信
号と同期又は、独立同期のクロック信号の前面で一定瞬
間でサンプリングで数値データを収集することを行なう
条件を想定するのがよい。

周期Ｔのデータ信号り。について得た収集の信頼性を確
かめるため、サンプリングは第２図図示の時間間隔で中
心２ｖの有効範囲で行なわなければならない。クロック
信号Ｈ８がデータ信号Ｄｏに対して成る位相を持ってい
るので、信号の一つをシフトにより、例えばクロック信
号をＨｖに移動さすためクロック信号の位相シフトによ
り、クロックの前面を２ｖの長さの範囲内に導いて維持
しなければならない。

本発明実施の原理はクロック信号Ｈ６から少くともδく
Ｔとして＋δと−δだけシフトした２個の信号Ｈ８＋と
Ｈ６−を割出すことである（第３図）。実際にはデータ
信号から夫々δと２δシフトした二個の他の信号Ｄ１と
Ｄ２を同じく創出することになる（第４図）。

遷移点測定装置の原理の構成は第１図に示しておって、
該装置は少くとも３個のフリップフロップ１０，１２．
１４を具えている。各フリップフロップは有効入力端に
クロック信号Ｈを受け、各フリップフロップに対して別
個の遅延手段１８と２０によってきまシ、クロック信号
に対し一時遅れているデータ信号を受ける。第１図につ
いて受入信号り。はかくして２個の信号Ｄ１とＤ２を発
生する。第１図において組合せ論理回路３０と排−他的
論理回路のゲート３２と３４を有する論理手段はクロッ
クを制御する。

位相の制御機構（メカニズム）は毎回データ信号と同期
であるが公知の位相との関係は示さずにクロック信号を
伴ってデータ信号が供される。２個の信号はその上一時
的揺れで互に影響を受け、この一時的揺れは、システム
運転上考慮されなければならない。大体の原理は第５図
に示される。

進入はＴ／２よシ短かい平均値δ（又はδ１とδ２）を
採用し、クロック信号とデータ信号の一方を他方に対し
て遅らせて３個のサンプリングＨｏ、　Ｈｏ−、Ｈ，＋
が静止状態で同一値を収集するようにする。この条件を
考慮すると、Ｈｏの前面は確実にデータ信号の遷移点の
近くにないことになる。この条件を考慮しない場合には
Ｈ８−の遷移につき先に収集したサンプリングが第３図
第２段に示すように他のサンプリングと違う場合にはク
ロック信号の遅れは、後尾にさせなければならない。又
その逆もある。

δの値を選定するとシステムの公差上に位相の揺れに影
響を及ぼす。実際に提案された技術はデータ信号の周期
を３個の帯域Ｉ　、Ｉｆ、ＩＩＩに分けることになｊ５
　、　Ｈ，によるサンプリングの影響は個々のサンプリ
ングとは、異なる（第６図）。

先ず位相の揺れの尖頭−尖頭の振巾が２δだけ少なく、
さもないとあちこちでデータ信号の遷移点を検出せずに
通過するおそれがある。更に有効範囲の前段と後段の間
でクロック信号の前面を直接通るべきではなく、さもな
いとピンポン的制御の影響と誤差の繰返しを生ずる。こ
の第二の拘束は ω。。＝Ｔ−２δ−ｋ　　　　　　　　　　（１１で示
される。

ここにｋは中心外れの検出に続く線路１６により行なわ
れた遅れの振巾である。

許される最大の振れは最少の２個の値である。

ω＝ｉｎｆ（２δ、Ｔ−２δ−ｋ）　　　（２１Ｃ 最適値はに＝Ｔ−４δに対して得られ、最大値ω。。ｍ
ａｘの振れの振巾を許容する。

ωＣＣｍａＸ　＝　２δ＝　（Ｔ−ｋ）／２　　（３）
この進入を応用する遷移点測定装置は遷移がδだけ遅れ
て互に流れている多数のデータ信号でも（遅れずに一定
で固定している信号）にδだけ遅れて互に流れているク
ロック信号でも用いられる。第一の解法は使用に当シ好
都合な一般的なものである。解法は特に第５図に示す範
囲の再度合致の機構と組合される。

第５図の機構（メカニズム）は２個の入力ＤＥとＨＥを
有し、その上にデータ信号と該信号に同期のクロック信
号が夫々加えられる。遷移点測定装置は３個のフリップ
フロップ１０，１２゜１４を具える。各クロック信号の
有効入力は直接局部クロック信号を受けるよう人力ＨＥ
に結ばれる。入力ＨＥは又直接クロック信号の出力Ｈ８
に結ばれる。

端子ＤＥに到来するデータ信号は振巾にの跳躍でプログ
ラムされて遅延線１６を通る。遅延線１６の出力信号は
直接フリップフロップ１４に掛けられる。出力信号は一
定遅れδ１を行なう遅延素子１８を介してクリップフロ
ップ１２に、該素子１８とδ２の遅れをなす素子２０を
介してフリップフロップ１０に流れる。一般にはδ２−
δ１＝δとした。出力ＤＳにおけるデータ信号は中央の
フリップフロップ１２の出力で構成される。

第５図の機構はフリップフロップ１０，１２゜１４の出
力分相）可変の遅延線１６／の制御とをする手段２２を
有する。該手段はフリップフロップ１０，１２．１４の
出力分析と比較によって（第６図の）帯域Ｉ、ｎ、ＩＩ
Ｉがクロック信号ＨＥの前面１′、、位置することを決
めるよう設けられる。更に該手段２２は可変の遅延線１
６を次のように制御しなければならない。即ち一クロッ
ク、ａルスの前面が帯域■内にあると遅延ｐｋを変えず
におく。

一クロック・にルスの前面が帯域■内にあると遅延をｐ
ｋから（ｐ−１）ｋに減らす。

−クロックツξルスの前面が帯域■内にあると遅延をｐ
ｋから（Ｐ＋１）ｋに植やす。

遅延線１６から供されるｎ個のステップ素子はクロック
信号の前面が帯域Ｉ又は■にある位置から出力されるよ
うに常にＯくｐ＜、ｎで遅延ｐｋが行なわれなければな
らない。それ故に振れω。。の尖頭−尖頭の振巾の場合 ｎｋ　　＞　　δ＋ω。。

で、これは式（３）で更に多く期待された最適位置が ｎｋ　　＞　　３δ で表現される。

次に第５図では番号を付して図示した機構の実施特例が
記載される。

第７図は次のように選定されたものに対応する。

ｎ　＝　２ に＝Ｔ−４δ（最適値） δ＝Ｔ／６、これかに＝Ｔ／３　　となる。

遅延線は、３個の入力端があって、夫々ｖ３の遅れをす
る２個の素子２６と組合されたマルチプレクサ２４で作
られる。このコミューテーションは２ビツトのレジスタ
２８によって制御され、該レジスタは有効入力端でクロ
ック信号と、データ信号の入力端に組合せ論理回路３０
からの信号Ｙ。とＹｌを受ける。

組合せ論理回路３０はそれ自体レジスタ２８の出力信号
Ｚ。とＺｌと、排他的論理和回路のゲート３２と３４か
ら供される論理信号Ｘ。とＸ工を受ける。ゲート３２と
３４の夫々の２個の入力端はフリップフロップ１０，１
２．１４内で結ハれて連続した２個のフリップフロップ
の一個の出力に結ばれる。

組合せ論理回路３０は次表でフリップフロップ１０，１
２．１４の与えられた組合せ状態に相当する信号Ｘ。と
Ｘｌの可能な４個の組合せを検出して分析する。

ここでＢ　、　Ｂ、　Ｂ−″は夫々フリップフロップ１
０．１２．１４の出力に相当する。

マルチプレクサ２４の真理値は次の如くである。

の遅延回路の入力と、２Ｔ／３の遅延回路の入力とに夫
々接続されている。

組合せ論理回路３０がマルチプレクサ２４をコミュテー
ションしなければならない判定のアルゴリズムは次の如
くである。

これが組合せ論理回路３０のレベルで次の方程式を実行
さす。

ｙｏ＝ＸｏＺ１＋Ｘ１Ｚｏｚ１＋Ｘ。Ｘ１Ｚ。

ｙｌ−Ｘ１Ｚｏ＋ＸｏＸ１Ｚ１＋ＸｏＺｏＺ１上記方程
式のグループは論理ゲート系によって容易に実行される
。

第二実施例は前例よシ簡単で単一の遅延をなす一つの線
（即ちｎ＝１）に依存している。第８図には第７図の下
部だけが変更されて示される。ここには第７図の素子に
対応する素子はａを付けて同じ番号で表わす。

この場合δ＝Ｔ／８、ｋ　＝　Ｔ／２とした。

真理値は次の如くである。

ここでｙ。＝ＸｏＺ＋ＸＩＺ＋ＸｏＸ１Ｚ０これまでに
記載した解法は位相の揺れが予め限られた範囲内にあ不
としてデータ信号とサンプリングのクロック信号間にお
ける正確な位相補填するようには設けられていない。

本発明の第二実施例はクロック信号とデータ信号間に同
期条件がないときに実施されなければならない。周波数
を揃え合せることは制御によってデータ信号の遷移につ
いて行なわれる。

簡単な解法はデータ信号ＤＥの受信周波数に対して一方
が確実に低く他方が確実に高い２個の周波数ｆ１とｆ２
との間で作動する周波数発生器を用いることにある。デ
ータ信号とサンプリングのクロック信号間の位相シフト
が所定のしきい値を超える時に偏移の方向はコミュテー
ションによって逆転しクロックのリズムかう他のリズム
になる。

この解法は第９図の機構で採用されたものであって、周
波数発生器が周波数合成器内で用いられ、ＰＬＬの使用
にもとすく構造に類似した構造を有するものである。第
９図の機構の遷移点測定装置は片側に第７図の構造と類
似の構造を有し、両方の図の対応素子は同一番号を付け
る。分析と判定の論理はクロック入力端で周波数発生器
４０の出力信号を受け、データ入力端で排他的論理和回
路のゲート３２　、３４の出力を受けるフリップフロツ
ノＪＫ３８で制限される。

周波数発生器・１０はクロック・１２を具え、該クロッ
クは周波数ｆ。（Ｎ−１）／Ｎと（Ｎ＋ｔ）ｆｏ／Ｎと
が夫々入力ＤＥのデータ信号の到着周波数よシ夫々小、
犬であるように固定周波数を供する。

フリップフロップ３８は周波数発生器４ｏのループの分
割比を制御する。それ故にフリップフロップはプログラ
ム可能な分割器４４を駆動させ、該分割器の分割比率が
７リツゾフロツプ３８から受けた信号が論理Ｏの時にＮ
−１、受信信号が論理１のレベルの時にＮ＋１である。

分割器４４が置かれであるループは位相比較として用い
られる排他的論理和回路４６のゲートを具え、該ゲート
は一方の入力側にクロック４２の出力信号を、他方の側
に分割器の出力信号を受ける。排他的論理和回路４６の
ゲートは濾波器几Ｃを介して発振器４６の周波数調整入
力を駆動させ、発振器はクロック信号Ｈを遷移点測定装
置と分割器４４に供する。フリップフロップ３８は毎瞬
間最もよく適合されてＰＬＬの適当な分割比を選ぶこと
を決めることが分る。

この選定は次表によって実行される。

（信号の合致の検出管理を決める）δと（データの受信
周波数の再合致の精巧さを局部クロックの周波数がとり
うる値で決める）Ｎの値は信号特性の関数として選択さ
れる。特に連続して偏移が生じ与えられた信号周波数が
長期に安定を保ちサンプリングの誤差を導きうるかどう
かを考慮してその選択をしなければならない。

第９図の発振系は例示として示されることが明らかであ
る。これは応用の結果、入射のデータ信号周波数よシ低
い周波数からデータよシ高い周波数を連続して通しうる
、又その逆も行ないうる凡ゆる機構によって置換えられ
る。

遷移点検出の一般原理の基礎についてはこれまで記載し
た機構よりわずかに外れた機構を使用することもできる
。偏移を前方と後方で検出した２個の停止部を用いてデ
ータ信号の遷移帯域外でクロックを合致させることに努
める代りに、現在分るようにデータ信号の遷移点のよυ
近くで基準クロックを合致さすべく絶えず見付けようと
した機構を保持することができる。それで基準位相に対
して逆相のクロック信号がデータを正しくサンプリング
しうろことが確認される（第１０図）。前記形式で表わ
すと、データ信号の遷移に関しフリップフロップ■３−
とＢ＋が別の状態をとることが確がである。従って次の
三つの状態が分る。

第１１図には独立同期の受信範囲内でその変形例と組合
せた集団の回路図が示される。この回路図は第９図と僅
かに異なる丈である。その違いはここではＢ＋又はＢ−
である有効データの供給フリップフロップと、前記制御
とは逆であるクロックの選択を制御することについてで
ある。

【図面の簡単な説明】

第１図はクロック信号にデータ信号のサンプリングの駆
動をする遷移点の測定装置の原理図、第２図はデータ信
号り。、２Ｖの長さの有効サンプリング範囲、クロック
信号Ｉ（。並びに再度合致したクロック信号Ｈｖを示す
一時的ダイヤグラム、第３図は第２図と類似でデータ信
号り。と、順次遅延を示す３個のクロック信号Ｈ８−、
Ｈｏ＋　ＨＱ　　を示す。第４図は当初のデータ信号、
２個の遅延データ信号Ｄ１とＤ２並びにサンプリング信
号Ｈを示す。第５図は遷移点測定装置を位相合致システ
ムに適用した原理図、第６図はクロック信号とデータ信
号の別の合致を表わすクロノグラフ、第７図は第５図と
類似で第５図の装置を実施する特定様式を示す。第８図
は第７図の機構をできる限り簡易化した詳細図、第９図
は第５図と類似でデータ信号のリズムに独立同期する局
部クロック信号と共に用いる実施例を示す。 第１０図は系の第二実施例でデータ信号とタロツク信号
の相対位置のクロノグラフ、第１１図は第二実施例と組
合された論理回路の略図である。 １０．１２，１４・・・フリップフロップ１６・・・・
・・遅延線 １８．２０・・・遅延手段 ２２・・・・・・分析手段 ２４・・・・・・マルチプレクサ ２６・・・・・・遅延素子 ３０・・・・・・組合せ論理回路 ３２．３４・・・排他的論理和回路のゲート３８・・・
・・・補助フリップフロップ４０・・・・・・周波数発
生器 ４２・・・・・・クロック ４４・・・・・・分割器

Claims (1)

1. 【特許請求の範囲】 １）データ信号と同期又は独立同期の連続するクロック
   信号の前面に対し数値の形で伝送されるものにして、 少くとも３個のフリップフロップ（１０、１２、１４）
   を具え、各フリップフロップはクロック信号に対して各
   フリップフロップ毎に別個の遅延手段で定められる一時
   遅れでデータ信号を受入れる有効の入力端を有し、且つ
   又フリップフロップの出力端に結合されてクロック信号
   とデータ信号間の位相関係を示す制御信号を予定の基準
   により発生させる論理手段（２０、３０、３２、３４）
   を具えたことを特徴としたデータ信号の遷移点測定装置
   。 ２）前記の一定遅れは遅延手段（１８、２０）の複数の
   連続位置でデータ信号を採取して行なわれることを特徴
   とした特許請求の範囲第１項に記載の装置。 ３）一時遅れがクロック信号に行なわれることを特徴と
   した特許請求の範囲第１項に記載の装置。 ４）特許請求の範囲第１又は第２項の装置を具えて、該
   遅延手段（１０、１２、１４）は実施される一時的シフ
   トの和がクロックの周期より短かいか等しくあるように
   なつていて、位相関係を示す制御信号が、 第一の状態ではフリップフロップ集団が同 一信号を出力する時正確な合致を示し、 第二の状態では一方の方向においてクロッ ク−データの不一致を意味しつつ、第一と第二のフリッ
   プフロップの出力の論理信号間に同一性ないことを示し
   、 第三の状態では他の方向でクロック−デー タの不一致を意味しつつ、第二と第三のフリップフロッ
   プの出力の論理信号間に同一性ないことを示すようにな
   つている ことを特徴としたクロック信号の再度合致 機構。 ５）有効データが中間のフリップフロップの出力で採取
   され、制御信号が第二又は第三の状態であるときクロッ
   ク信号とデータ信号間の位相関係につき、他の２個のフ
   リップフロップから出力された信号と異なる信号を出力
   する１個のフリップフロップが新たに同一信号を出力す
   るように、駆動する手段が設けられていることを特徴と
   した特許請求の範囲第４項に記載の機構。 ６）位相関係を修正する手段は制御信号が第一状態にあ
   るときに動作せぬことを特徴とした特許請求の範囲第５
   項に記載の機構。 ７）有効データが横に並べたフリップフロップの何れか
   一つの出力で採取され、制御信号が第二と第三の状態に
   あるときクロック信号とデータ信号の関係について、制
   御信号が第二から第三の状態又はその逆の状態に移るよ
   うに駆動する手段が設けられていることを特徴とした特
   許請求の範囲第４項に記載の機構。 ８）前記クロック信号は、データ信号と同期であるがデ
   ータ信号と不確定な位相関係であり、位相関係につき駆
   動する前記手段が前記制御信号により制御される調節可
   能な遅延回路（２４、２６）からなることを特徴とした
   特許請求の範囲第５項乃至第７項に記載の機構。 ９）遅延回路（２４、２６）が前記遅延手段（１８、２
   ０）へのデータ信号の導入線路上に置かれていることを
   特徴とした特許請求の範囲第８項に記載の機構。 １０）遅延回路が制御信号により操作されるマルチプレ
   クサの入力に結ばれた複数のプラグ付の遅延線を具えて
   いることを特徴とした特許請求の範囲第９項に記載の機
   構。 １１）クロック信号がデータ信号とは独立同期でデータ
   信号の周波数を合致させる予め定めた２つの値（ｆ＿０
   （Ｎ−１）／Ｎとｆ＿０（Ｎ＋１）／Ｎ）間で変更され
   る周波数発生器（４０）から供され、且つ位相関係に働
   くよう前記発生器が制御信号で制御されることを特徴と
   した特許請求の範囲第５、又は第６、若しくは第７項に
   記載の機構。 １２）前記周波数発生器（４０）は固定周波数（ｆ＿０
   ／Ｎ）のクロック（４２）を有する周波数合成器と、制
   御信号で操作されるプログラム可能な分割器（４４）を
   有するＰＬＬからなることを特徴とした特許請求の範囲
   第１１項に記載の機構。 １３）論理手段（２２）はフリップフロップ（１０、１
   ２、１４）の対の夫々に組合された排他的論理和回路の
   ゲート（３２、３４）と、制御信号を導くため排他的論
   理和回路のゲートの出力信号を分析する手段とを有して
   いることを特徴とした特許請求の範囲第５項乃至第１２
   項に記載の機構。 １４）論理手段（２２）はフリップフロップ（１０、１
   ２、１４）の対に夫々組合され、フリップフロップの出
   力が補助のフリップフロップ（３８）のデータ入力を駆
   動し且つ補助フリップフロップのクロック入力端はクロ
   ック信号を受け、前記補助フリップフロップが分割器（
   ４４）の制御入力端に結ばれて分割器の分割割合を前記
   ２つの値の間で選択してなる特許請求の範囲第１２項に
   記載の機構。