JPS6253539A - フレ−ム同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル通信方式に関し、特にフレーム同
期方式に関する。

〔（既要〕

入力データ信号を並列信号に変換してフレームＩＪｔＪ
Ｉヲトるフレーム同期方式において、入力データ信号を
並列信号に変換する回路に、分周されたクロック信号に
基づいて並列信号を保持送出する回路を設け、同期パタ
ーン検出回路からの不一致信号により送出する位相をシ
フトさせて、 低速の回路でも同期パターンの検出が可能なフレーム同
期方式を実現するものである。

〔従来の技術〕

従来、この種のフレーム同期方式は、同期パルスの配列
の仕方によって異なり、大別すると跳越方式と系列方式
があり、特に系列方式では同期パルスの個数だけフリツ
ブフロップ回路を用い、−席番４同期パルスの検出を行
っていた。しかしビットレートが高速になる程高速で動
作する素子が必要となり、回路の実現性が非常に難しく
なってきた。このため、信号をいくつかの並列信号に変
換して同期をとる必要性が生じた。

第２図に従来の回路構成を示す。入力データ信号１は直
並列変換回路３に入力され、ここでクロック信号により
Ｎ個の並列信号に変換される。このＮ個の並列信号は同
期パターン検出回路６と信号入れ換え回路９に送られる
。同期パターン検出回路６ではフレームパターン発生回
路７からのフレームパターンとＮ個の並列信号の同期パ
ターンとを比較し、同期パターンがフレームカウンタ８
から送られてきたフレームパルス位置を示す信号と異な
る位置にあった時はゲート回路５に不一致パルスを送出
する。ゲート回路５では不一致パルスが入力した時Ｎ分
周回路４で作られたクロックを１個分だけ止め、フレー
ムカウンタ８の位相をシフトさせ同期パターン検出回路
６内で同（胡パターンが同じ位置と確認されるまで行わ
れる。同期がとられると、同期パターン検出回路６から
信号入れ換え回路９に制御信号が送られ、Ｎ個の並列信
号が順序よく並び換えられて出力される。

〔文献〕昭和４９年度　電子通信学会全国大会論文集　
論文番号２２２３　　大竹孝子はかｒＰＣＭ−４００Ｍ
方式における並列形フレーム同期方式の検討」 またさらに同期パターン検出回路６の同期パターン検出
方法を第３図に示す。この図は４系列にした場合で直並
列変換後の位相関係を示すものであり、１〜４相ずつ位
相がずれて並列信号が送出される。この図において、１
〜４のいずれかの時点で１〜４相のパターンが同期パタ
ーンであるか否かを同期パターン検出回路６で調べる。

同期バター・ンが一致しないときは１〜４まで順々にク
ロックをシフトさせて同期パターンを検出する。１〜４
のどの時点かで同期がとれ、その状態によって信号入れ
換え回路９に制御信号が送られて、信号入れ換え回路９
で順序に並び換えられて４個の並列信号として送出され
る。

〔発明が解決しようとする問題点〕

しかし、この回路構成において、同期パターン検出回路
内の動作は、入力信号のビット毎に同期パターンを検出
する必要があるため、回路の動作速度が速くビットレー
トが高速の場合は回路の実現が難しい。また同期パター
ンがフレーム内に分割配置されている場合は検出し易い
が、集中配置されている場合は検出しにくい欠点がある
。

本発明は低速の動作で同期パターン検出をすることが可
能で、信号入れ換え回路を必要としないフレーム同期方
式を提供することを目的とする。

〔問題点を解決するための手段〕

クロック信号を分周する分周回路と、クロック信号に基
づき入力データ信号を直並列変換し、これを分周された
クロック信号に基づいて保持送出する回路と、前記分周
されたクロック信号に基づいてフレームパターン信号を
発生する回路と、前記分周されたクロック信号に基づい
てフレーム位置信号を送出する回路と、入力された前記
保持送出する回路の出力の並列データ信号と前記フレー
ムパターン信号を発生する回路の出力とを比較してその
一致を検出し不一致の場合不一致信号を前記分周回路へ
送出する同期パターン検出回路とを備え、前記分周回路
は前記不一致信号によりクロック分周回路の動作を一時
的にとめてフレーム同期をとる手段を含むことを特徴と
する。

〔作用〕

並列信号に変換された入力データ信号は、分周されたク
ロック信号に基づいて、１／Ｎの速度で変化する。した
がってこの１／Ｎの速度の信号で同期パターン検出を行
えばよい。

〔実施例〕

以下本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例の回路構成図である。

図乙こおいて１は人力データ信号であり、入力デー夕信
号は直並列変換回路３に入力される。クロック信号２は
Ｎ分周回路４に入力されて、１／Ｈに分周される。この
１／Ｈに分周されたクロック信号ハ、フレームパターン
発生回路７．フレームカウンタ８および直並列変換回路
３に並設されている並列信号の保持回路１０に入力され
ている。フレームパターン発生回路７はフレームパター
ンを発生して同期パターン検出回路６へ送出し、フレー
ムカウンタ８はフレーム位置信号を同期パターン検出回
路６へ送出する。同期パターン検出回路６は同期パター
ンが不一致の場合に不一致信号をＮ分周回路４へ送出す
る。

次にこの回路の動作を説明する。

入力データ信号１は直並列変換回路３においてクロック
信号２に基づいて並列データ信号に変換される。そして
Ｎ分周回路４で分周されたクロック信号が入力される保
持回路１０でデータが保持され１／Ｎの周期で並列デー
タ信号の内容が変化する。この並列データ信号は同期パ
ターン検出回路６に入力される。同期パターン検出回路
６はフレームパターン発生回路７から人力されるフレー
ムパターンと並列データ信号とを比較して、フレームカ
ウンタ８から入力されるフレーム位置信号の位置で同期
パターンが一致するかを検出する。入力データ信号の同
期パターンがフレームカウンタ８からの位置信号により
フレームパルスの位置で異なっていれば不一致パルスを
Ｎ分周回路４へ送出する。Ｎ分周回路４は不一致パルス
を受信するとクロックをとめるから保持回路１０での出
力は位相がシフトされる。これにより同期がとれるまで
保持回路１０での出力の位相がシフトされて同期がとら
れることになる。

〔発明の効果〕

以」二説明したように本発明によれば、直並列変換回路
と保持回路からの出力データ信号は入力データ信号の１
／Ｎの速度で変化するため、パターン検出回路のスピー
ドは１／Ｎでよいこととなって、低速の素子で同期パタ
ーン検出回路を構成することが可能となる。また信号入
れ換え回路が不必要となるためにフレーム同期回路の構
成が非常に簡単となる。

【図面の簡単な説明】

第１図は本発明実施例のブロック図。 第２図は従来例のブロック図。 第３図は従来例の位相関係説明図。 ３・・・直並列変換回路、４・・・Ｎ分周回路、６・・
・同期パターン検出回路、７・・・フレームパターン発
生回路、８・・・フレームカウンタ、９・・・信号入れ
換え回路、１０・・・保持回路。

Claims (1)

【特許請求の範囲】
1. （１）クロック信号を分周する分周回路（４）と、クロ
   ック信号に基づき入力データ信号を直並列変換し、これ
   を分周されたクロック信号に基づいて保持送出する回路
   （３、１０）と、 前記分周されたクロック信号に基づいてフレームパター
   ン信号を発生する回路（７）と、 前記分周されたクロック信号に基づいてフレーム位置信
   号を送出する回路（８）と、 入力された前記保持送出する回路の出力の並列データ信
   号と前記フレームパターン信号を発生する回路の出力と
   を比較してその一致を検出し不一致の場合不一致信号を
   前記分周回路へ送出する同期パターン検出回路（６）と を備え、 前記分周回路は前記不一致信号によりクロック分周回路
   の動作を一時的にとめてフレーム同期をとる手段を含む ことを特徴とするフレーム同期方式。