JPH0465937A - 回線切替装置 - Google Patents
回線切替装置Info
- Publication number
- JPH0465937A JPH0465937A JP2174812A JP17481290A JPH0465937A JP H0465937 A JPH0465937 A JP H0465937A JP 2174812 A JP2174812 A JP 2174812A JP 17481290 A JP17481290 A JP 17481290A JP H0465937 A JPH0465937 A JP H0465937A
- Authority
- JP
- Japan
- Prior art keywords
- switching device
- circuit
- frequency
- line
- data signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 22
- 238000004891 communication Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回線切替装置に関し、特にディジタル無線通信
回線における現用回線を予備回線へ切替える際に、無線
区間の信号を付加するために速度変換を行う前の搬送端
局における多重変換装置の信号列により受信同期切替を
行う回線切替装置に関する。
回線における現用回線を予備回線へ切替える際に、無線
区間の信号を付加するために速度変換を行う前の搬送端
局における多重変換装置の信号列により受信同期切替を
行う回線切替装置に関する。
一般に、ディジタル無線通信回線と搬送端局の多重変換
装置を含むシステム楕或は、第2図のシステム構成図に
示すように、多重信号列を作成する多重変換装置11、
無線通信回線の現用回線と予備回線に分岐する分岐回路
12Aがある。現用回線は無線区間信号を付加するため
に速度変換する符号変換部13A、現用送信部14A、
フレーム同期および復号処理を行う現用受信部15Aか
ら構成される。一方、予備回線は現用回線障害時の予備
への送信切替器12B、符号変換部13B、予備送信部
14B、予備受信部15Bから構成される。ここで現用
回線と予備回線とを無瞬断で、かつ、同期して切替える
無瞬断切替回路10を通してディジタル信号が出力端1
0Aに出力される。なお図示していないが出力端10A
の外部に送信側の符号変換部13.13Bに対応する受
信側の符号変換部を備えている。
装置を含むシステム楕或は、第2図のシステム構成図に
示すように、多重信号列を作成する多重変換装置11、
無線通信回線の現用回線と予備回線に分岐する分岐回路
12Aがある。現用回線は無線区間信号を付加するため
に速度変換する符号変換部13A、現用送信部14A、
フレーム同期および復号処理を行う現用受信部15Aか
ら構成される。一方、予備回線は現用回線障害時の予備
への送信切替器12B、符号変換部13B、予備送信部
14B、予備受信部15Bから構成される。ここで現用
回線と予備回線とを無瞬断で、かつ、同期して切替える
無瞬断切替回路10を通してディジタル信号が出力端1
0Aに出力される。なお図示していないが出力端10A
の外部に送信側の符号変換部13.13Bに対応する受
信側の符号変換部を備えている。
ここで従来の無瞬断切替回路10を第3図のブロック図
で示す。201〜208はエラステ・7クメモリ、20
9.210は1 / n分周回路、211はエラステッ
クメモリ201〜204の出力を入れ替える列入れ替え
回路、212はエラステックメモリ205〜208の出
力を入れ替える列入れ替え回路、213は現用および予
備のデータ列の配列を比較する比較器で、214は現用
側か予備側を選ぶ切替器である。
で示す。201〜208はエラステ・7クメモリ、20
9.210は1 / n分周回路、211はエラステッ
クメモリ201〜204の出力を入れ替える列入れ替え
回路、212はエラステックメモリ205〜208の出
力を入れ替える列入れ替え回路、213は現用および予
備のデータ列の配列を比較する比較器で、214は現用
側か予備側を選ぶ切替器である。
次に従来例の動作を説明する。エラステックメモリ20
1には、分周回路209で予備回線のクロックを1 /
nに分周したクロックで予備回線のデータが書込まれ
、同様にエラステックメモリ205には分周回路210
で現用回線のクロックを1 / nに分周したクロック
で現用回線のデータが書込まれる。しかし1 / n分
周回路209゜210は独立に分周しているため、現用
側のエラステックメモリ205にはいったデータと、同
じデータが予備側の201のエラステックメモリにはい
るとは限らないので、予備の列入れ替え回路211の出
力1と現用の列入れ替え回路212の出力1が同じとな
るように列入れ替えを行なっている。比較器213は列
入れ替え回路211の出力1〜4と列入れ替え回路21
2の出力1〜4をおのおの比較して、一致、不一致を検
出して不一致の時は列入れ替えパルスを列入れ替え回路
211.212に送出して出力データの順序が変更され
る。この順序の変更は比較回路213で全てのデータが
一致し、列入れ替えパルスが生じなくなるまで行なわれ
、一致した時に切替器214に現用から予備に切替える
制御信号215が入力され現用回線から予備回線へ無瞬
断で切替わる。
1には、分周回路209で予備回線のクロックを1 /
nに分周したクロックで予備回線のデータが書込まれ
、同様にエラステックメモリ205には分周回路210
で現用回線のクロックを1 / nに分周したクロック
で現用回線のデータが書込まれる。しかし1 / n分
周回路209゜210は独立に分周しているため、現用
側のエラステックメモリ205にはいったデータと、同
じデータが予備側の201のエラステックメモリにはい
るとは限らないので、予備の列入れ替え回路211の出
力1と現用の列入れ替え回路212の出力1が同じとな
るように列入れ替えを行なっている。比較器213は列
入れ替え回路211の出力1〜4と列入れ替え回路21
2の出力1〜4をおのおの比較して、一致、不一致を検
出して不一致の時は列入れ替えパルスを列入れ替え回路
211.212に送出して出力データの順序が変更され
る。この順序の変更は比較回路213で全てのデータが
一致し、列入れ替えパルスが生じなくなるまで行なわれ
、一致した時に切替器214に現用から予備に切替える
制御信号215が入力され現用回線から予備回線へ無瞬
断で切替わる。
上述した従来の回線切替装置の無瞬断切替回路は現用お
よび予備側の分周回路のクロック信号が独立して分周し
ているので、現用および予備のエラステックメモリから
読み出されるデータの位相がそろわず、データ信号の順
序を入れかえる列入れ替え回路が必要になり無瞬断切替
え回路が複雑になるという欠点がある。
よび予備側の分周回路のクロック信号が独立して分周し
ているので、現用および予備のエラステックメモリから
読み出されるデータの位相がそろわず、データ信号の順
序を入れかえる列入れ替え回路が必要になり無瞬断切替
え回路が複雑になるという欠点がある。
本発明の回線切替え装置は、搬送端局側の多重変換装置
からのデータ信号を現用または予備のディジタル無線通
信回線で伝送し、受端側で無瞬断同期切替を行う回線切
替装置において、前記多重変換装置から送出されるデー
タ信号の付加ビットを抽出するフレーム同期回路と、前
記無線通信回線の現用および予備の受端側に出力される
クロックを分周する分周回路と、前記分周回路の分周信
号を前記付加ビットの位相と同位相に制御して生成され
た読み出し用クロックにより記憶されているデータ信号
を読み出す現用および予備の複数個のエラステックメモ
リと、前記現用および予備のエラステックメモリの出力
データ信号のいずれかを出力する切替器とを有する。
からのデータ信号を現用または予備のディジタル無線通
信回線で伝送し、受端側で無瞬断同期切替を行う回線切
替装置において、前記多重変換装置から送出されるデー
タ信号の付加ビットを抽出するフレーム同期回路と、前
記無線通信回線の現用および予備の受端側に出力される
クロックを分周する分周回路と、前記分周回路の分周信
号を前記付加ビットの位相と同位相に制御して生成され
た読み出し用クロックにより記憶されているデータ信号
を読み出す現用および予備の複数個のエラステックメモ
リと、前記現用および予備のエラステックメモリの出力
データ信号のいずれかを出力する切替器とを有する。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の無瞬断同期切替回路のブロ
ック図である。なお、本実施例に関係するディジタル無
線通信回線と搬送端局の多重変換装置とを含む一般的な
システム構成は第2図のシステム構成と同じである。第
1図の実施例の無瞬断同期切替回路において、101〜
104は予備側のエラステックメモリ、105〜108
は現用側のエラステックメモリ、109は予備側の多重
変換装置11の付加ビットをとり出すフレーム同期回路
、111は現用側の多重変換装置11の付加ビットをと
り出すフレーム同期回路、110は予備側の1 / n
分周を行う分周同期回路、112は現用側の1 / n
分周を行う分周回路、113は予備側のエラステックメ
モリ101〜104の出力と現用側のエラステックメモ
リ105〜108の出力とを確認のために比較する比較
器、114は現用側と予備側を選択する切替器である。
ック図である。なお、本実施例に関係するディジタル無
線通信回線と搬送端局の多重変換装置とを含む一般的な
システム構成は第2図のシステム構成と同じである。第
1図の実施例の無瞬断同期切替回路において、101〜
104は予備側のエラステックメモリ、105〜108
は現用側のエラステックメモリ、109は予備側の多重
変換装置11の付加ビットをとり出すフレーム同期回路
、111は現用側の多重変換装置11の付加ビットをと
り出すフレーム同期回路、110は予備側の1 / n
分周を行う分周同期回路、112は現用側の1 / n
分周を行う分周回路、113は予備側のエラステックメ
モリ101〜104の出力と現用側のエラステックメモ
リ105〜108の出力とを確認のために比較する比較
器、114は現用側と予備側を選択する切替器である。
次に本実施例の動作を説明する。今、フレーム同期回路
109および111はデータ信号の送出源である多重変
換装置11から出力されるデータ信号と同期のとれた一
つの付加ビットを検出して、お互い同位相のパルスを出
力する。この検出された同位相のビットによりクロック
16Bおよびクロック17Bが1 / n分周されるク
ロックの位相も同位相となるようにゲート制御を行って
いる。したがって、分周回路110.112出力のそれ
ぞれの読み出し用パルスはエラステックメモリ101〜
104および105〜108に入力されて、現用および
予備のデータが無瞬断切り替えられる範囲でnの値を設
定している。すなわち、エラステックメモリ101から
104までのそれぞれの出力とエラステックメモリ10
5から108までのそれぞれの出力とはお互いに位相が
一致しているので、従来例のような列入れ替え回路なし
に切替器114で制御信号115により無瞬断に現用側
から予備側に切替えることができる0以上動作説明は、
第1図において1/4分周回路でおこなったが1 /
n分周回路においてもまったく同じ効果がある事はいう
までもない。
109および111はデータ信号の送出源である多重変
換装置11から出力されるデータ信号と同期のとれた一
つの付加ビットを検出して、お互い同位相のパルスを出
力する。この検出された同位相のビットによりクロック
16Bおよびクロック17Bが1 / n分周されるク
ロックの位相も同位相となるようにゲート制御を行って
いる。したがって、分周回路110.112出力のそれ
ぞれの読み出し用パルスはエラステックメモリ101〜
104および105〜108に入力されて、現用および
予備のデータが無瞬断切り替えられる範囲でnの値を設
定している。すなわち、エラステックメモリ101から
104までのそれぞれの出力とエラステックメモリ10
5から108までのそれぞれの出力とはお互いに位相が
一致しているので、従来例のような列入れ替え回路なし
に切替器114で制御信号115により無瞬断に現用側
から予備側に切替えることができる0以上動作説明は、
第1図において1/4分周回路でおこなったが1 /
n分周回路においてもまったく同じ効果がある事はいう
までもない。
以上説明したように本発明は、無線区間の信号が付加さ
れていないデータ信号の送出源である多重変換装置の付
加ビットにクロックを同期させることにより、信号列を
無瞬断に切替える同期切替回路を提供できる効果がある
。
れていないデータ信号の送出源である多重変換装置の付
加ビットにクロックを同期させることにより、信号列を
無瞬断に切替える同期切替回路を提供できる効果がある
。
第1図は本発明の一実施例のブロック図、第2図は一般
的なシステム構成図、第3図は従来の無瞬断切替回路の
ブロック図である。 10・・・無瞬断切替回路、IOA・・・出力端、11
・・・多重変換装置、12A・・・分岐回路、12B・
・・送信切替器、13A、13B・・・符号変換部、1
4A、14B・・・現用、予備送信部、15A、15B
・・・現用、予備受信部、16A、17A・・・データ
信号、16B、17B・・・クロック、101〜108
・・・エラステックメモリ(EMI〜4.EMII〜1
4)、1.09.111・・・フレーム同期回路、11
0.112・・・分周回路、113・・・比較器、11
4・・・切替器、115・・・制御信号。
的なシステム構成図、第3図は従来の無瞬断切替回路の
ブロック図である。 10・・・無瞬断切替回路、IOA・・・出力端、11
・・・多重変換装置、12A・・・分岐回路、12B・
・・送信切替器、13A、13B・・・符号変換部、1
4A、14B・・・現用、予備送信部、15A、15B
・・・現用、予備受信部、16A、17A・・・データ
信号、16B、17B・・・クロック、101〜108
・・・エラステックメモリ(EMI〜4.EMII〜1
4)、1.09.111・・・フレーム同期回路、11
0.112・・・分周回路、113・・・比較器、11
4・・・切替器、115・・・制御信号。
Claims (1)
- 【特許請求の範囲】 1、搬送端局側の多重変換装置からのデータ信号を現用
または予備のディジタル無線通信回線で伝送し、受端側
で無瞬断同期切替を行う回線切替装置において、前記多
重変換装置から送出されるデータ信号の付加ビットを抽
出するフレーム同期回路と、前記無線通信回線の現用お
よび予備の受端側に出力されるクロックを分周する分周
回路と、前記分周回路の分周信号を前記付加ビットの位
相と同位相に制御して生成された読み出し用クロックに
より記憶されているデータ信号を読み出す現用および予
備の複数個のエラステックメモリと、前記現用および予
備のエラステックメモリの出力データ信号のいずれかを
出力する切替器とを有することを特徴とする回線切替装
置。 2、前記分周回路の1/n(nは整数)の分周比が前記
現用および予備の複数のエラステックメモリから読み出
されるデータ信号を無瞬断で切替える範囲をひろげるよ
うに設定されることを特徴とする請求項1記載の回線切
替装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2174812A JPH0465937A (ja) | 1990-07-02 | 1990-07-02 | 回線切替装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2174812A JPH0465937A (ja) | 1990-07-02 | 1990-07-02 | 回線切替装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0465937A true JPH0465937A (ja) | 1992-03-02 |
Family
ID=15985101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2174812A Pending JPH0465937A (ja) | 1990-07-02 | 1990-07-02 | 回線切替装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0465937A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256291B1 (en) | 1967-04-27 | 2001-07-03 | Fujitsu Limited | Method of switching between redundant routes in communication system devoid of redundant transmission |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58114539A (ja) * | 1981-12-28 | 1983-07-07 | Nec Corp | デジタル伝送回線切り換え装置 |
JPS6253539A (ja) * | 1985-09-03 | 1987-03-09 | Nec Corp | フレ−ム同期方式 |
-
1990
- 1990-07-02 JP JP2174812A patent/JPH0465937A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58114539A (ja) * | 1981-12-28 | 1983-07-07 | Nec Corp | デジタル伝送回線切り換え装置 |
JPS6253539A (ja) * | 1985-09-03 | 1987-03-09 | Nec Corp | フレ−ム同期方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256291B1 (en) | 1967-04-27 | 2001-07-03 | Fujitsu Limited | Method of switching between redundant routes in communication system devoid of redundant transmission |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61111037A (ja) | 回線切替方式 | |
JP4953425B2 (ja) | 通信装置 | |
JPH047865B2 (ja) | ||
JPH0465937A (ja) | 回線切替装置 | |
JPS6346616B2 (ja) | ||
JP2722903B2 (ja) | 同期網無線電送システム | |
JPH0338128A (ja) | 無瞬断切替方法 | |
JPH0410263B2 (ja) | ||
JP2713009B2 (ja) | 遅延時間差吸収装置 | |
JPS59169247A (ja) | デイジタル無線回線の同期切替方式 | |
JP3040316B2 (ja) | 冗長系伝送路の終端回路 | |
KR970004890B1 (ko) | 전전자 교환기의 광데이타 링크 수신 장치에서의 슬립 방지 회로 | |
KR0157154B1 (ko) | 병렬 디지탈 신호처리기를 이용한 오디오 복호화기 | |
JPS6379434A (ja) | 受信デ−タ切替装置 | |
SU646453A1 (ru) | Устройство групповой тактовой синхронизации | |
JP2507978B2 (ja) | 回線切替装置 | |
JPS63257346A (ja) | 直列並列変換回路 | |
JP3229993B2 (ja) | フレームパルス切替回路 | |
JP2962383B2 (ja) | ダイバーシチ受信装置 | |
JP2806683B2 (ja) | プレジオクロナス/ドップラーバッファ | |
JP2918943B2 (ja) | 位相同期回路 | |
JPS62231540A (ja) | 同期切替方式 | |
JP2872036B2 (ja) | 速度変換装置 | |
JPS643103B2 (ja) | ||
JPH01314447A (ja) | ヒットレス切替制御回路 |