JPH01314447A - ヒットレス切替制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕 現用回線のデータ及び再生クロック並びに予備回線のデ
ータ及び再生クロックを受けて両回線間のヒツトレス切
替を制御する回路に関し、実際の切替を行う時点におい
て位相合わせの結果が無効とならないように常に位相合
わせがモニタできるようにすることを目的とし、 発振器からのパルス信号により一定ｒ？ｆＩ斯毎に位相
合わせを行ってその時の再再生クロシクを出力する位相
合わせ部と、両再生クロック間の位相差をモニタするた
めの位相差モニタ回路と、該モニタ出力に対応した切替
命令により該位相合わせ部からの両回線データを切り替
える切替スイッチとで構成する。

〔産業上の利用分野〕

本発明は、ヒツトレス切替制御回路に関し、特に現用回
線のデータ及び再生クロック並びに予備回線のデータ及
び再生クロックを受けて両回線間のヒソトレス切替を制
御する回路に関するものである。

ディジタル無線通信においては、回線障害や送受信機器
障害が起きた場合に通信システム全体としての信頼性を
向上させるため、現用の送受信系に加えて予備の送受信
系を備えた多重無線方式が採用されている。

かかる無線通信方式（ツインパス方式）が第８図に示さ
れており、送信側では、多重化装置（図示せず）からの
信号がハイブリッドコイル（Ｈ）８１で回線■による現
用系と回線■による予備系とに分配され、それぞれバイ
ポーラ−ユニポーラ変換盤（Ｂ／Ｕ）８２でユニポーラ
信号に変換され、送信論理盤（Ｔ−ＬＯＧ）で速度変換
、ビット付加等の処理を行った後、変調盤（ＭＯＤ）で
変調をかけ、送信盤（Ｔｘ）を介して送信される。

受信側では、それぞれ、受信盤（Ｒｘ）で受信した受信
信号を復謂盤（ＤＥＭ）で復調し、手動の絶対遅延補償
回路（Ｍ　Ｎ　Ｌ−Ｄ　Ａ　Ｄ　Ｅ＝ＭａｎｕａｌＤｉ
ｆｆｅｒｅｎｔｉａｌ　Ｄｅｌａｙ　Ｅｑｕａｌｉｚｅ
ｒ）で遅延補償した後、受信論理盤（Ｒ−ＬＯＧ）８８
で送信論理盤と逆の変換を行ってデータ及びクロックを
再生してヒツトレス切替制御回路９０に送る。このヒツ
トレス切替制御回路９０の出力はユニポーラ−バイポー
ラ変換盤（Ｕ／Ｂ）でバ４ポーラ信号に変換されて受信
側の分離装置（図示せず）に送られる。

このような無線通信方式においては、ヒツトレス切替制
御回路９０により、現用系のデータと予備系のデータと
を切り替えるが、データの欠落を無くすためにはヒツト
レス切替制御回路９０の切替動作を無瞬断で行う必要が
ある。

〔従来の技術〕

第９図には、従来から用いられているヒツトレス切替制
御回路の一例が概略的に示されており、この回路では、
現用回線■のデータ及び再生クロック並びに予備回線■
のデータ及び再生クロックを入力して位相（時間）合わ
せを行う位相合わせ部ｌと、この位相合わせ部ｌで位相
合わせされた両りロンク間の位相差をモニタ表示する位
相差モニタ回路２と、回線■のデータと回線■のデータ
とを切り替える切り替える切替スイッチ３と、この切替
スイッチ３を切り替えるための切替命令及び位相合わせ
部ｌでの位相合わせ動作を実行させるための切替制御命
令とをオペレータによるドライブ命令で発生する命令発
生部１０とで構成され、この命令発生部１０は、ドライ
ブ命令を一定時間遅延させて切替命令を発生する遅延回
路１１と、そのドライブ命令と、遅延回路１１からの切
替命令との不一致を検出するＥＯＲ回路１２とを含んで
いる。

このようなヒツトレス切替制御回路では、第１Ｏ図に示
すように、ドライブ命令Ｂが投入されると、遅延回路１
１による一定時間だけ遅延されて切替命令Ａが発生され
るが、その前は遅延回路ｌｌの出力は“Ｌ″レベルある
ため、命令Ｂとの不一致検出を行うＥＯＲ回路１２の出
力、即ち切替制御命令Ｃは切替命令Ａが発生されるまで
位相合わせ部１に与えられる０位相合わせ部１では切替
制御命令Ｃを受けている間、位相合わせ動作を行うが、
このとき、位相差モニタ回路２に回線■と■のクロック
の位相がモニタ表示される。

第８図に示した通信システムにおいては、オペレータが
位相差モニタ回路２に表示された再生クロック位相を見
ながら例えば現用系の遅延補償回路８８（予備系の遅延
補償回路８８の絶対遅延量は予め設定しておく）の遅延
量を調整した上で第１０図に示すように切替が自動的に
行われる。

このとき、切り替えたデータに誤りが生じない範囲（ヒ
ツトレス切替の範囲）まで第１０図に示す動作を繰り返
しながら遅延補償回路８８の遅延量を調整することによ
り最終的に遅延補償回路８８の遅延量を設定していた。

しかしながら、この方法の場合には、通信動作を開始す
る前に行うものであるため、通信動作途中で保守のため
に現用系を予備系に切り替える必要が生じた時には、使
用できない。

そこで、第１１図に示すように、命令発生回路１０とし
て遅延回路１１及びＥＯＲ回路１２に加えてスイッチ１
３．１４を用い、遅延補償回路８８を調整するときは、
スイッチ１３を図示と逆の位置に切り替え、スイッチ１
４を開閉することによりスイッチ１４の開状態時に切替
制御命令Ｃを位相合わせ部１に与えれば上記と同様の位
相合わせが行えるとともに、位相合わせがモニタできた
時にスイッチ１３を切り替え、ドライブ命令Ｂを投入す
ることにより一定時間後に切替命令Ａが切替スイッチ３
に与えられ、回線データ間の切替が行われる。

〔発明が解決しようとする課題〕

しかしながら、第１１図に示したようなヒツトレス切替
制御回路の場合においても、保守等のために切替制御命
令により位相合わせを行った時点と、実際に切替命令が
発生した時点とでは時間差があるのが普通であり、この
時間差内で回線の遅延時間が変化することが少なくない
。

このため、位相合わせが完了したとオペレータが判断し
て切替命令を入れても実際には位相が外れてしまってい
るという問題点があった。

従って、本発明は、現用回線のデータ及び再生クロック
並びに予備回線のデータ及び再生クロックを受けて両回
線間のヒツトレス切替を制御する回路において、実際の
切替を行う時点において位相合わせの結果が無効となら
ないように常に位相合わせがモニタできるようにするこ
とを目的とする。

〔課題を解決するための手段〕

上記の目的を達成するために為された本発明のヒツトレ
ス切替制御回路では、第１図に原理的に示すように、発
振器４からのパルス信号により一定周期毎に位相合わせ
を行ってその時の両博士クロックを出力する位相合わせ
部ｌと、両博士クロック間の位相差をモニタするための
位相差モニタ回路２と、該モニタ出力に対応した切替命
令により該位相合わせ部１からの両回線データを切り替
える切替スイッチ３とを備えている。

〔作　　用〕

第１図に示したヒツトレス切替制御回路においては、第
２図のタイムチャートに示すように、発振器４からのパ
ルスは周ｕｔ毎に常に位相合わせ部１に与えられている
。これにより、位相合わせ部１は両回線の再生クロック
位相が合うように制御を行うと同時に両博士クロックを
位相差モニタ回路２に出力する０両再生クロック間の位
相差はこのモニタ回路２によりモニタできるので、両博
士クロックが同期している時点で、例えばこれを見たオ
ペレータが切替命令を即座に投入（“Ｌ”→“Ｈ″）す
ることにより同期した状態で回線の切替（回線■→回線
■）を行うことができる。この場合、切替命令をモニタ
回路２の出力に応答して発生するようにすれば自動的な
切替が行える。

〔実　施　例〕

第３図は、第１図に原理的に示した本発明のヒツトレス
切替制御回路の一実施例を示しており、この実施例では
、位相合わせ部ｌは、回線■のデータを蓄積する８ビツ
トメモリ２１と、回線■の再生クロックをカウントする
カウンタ２２と、回線■のデータを蓄積する８ビツトメ
モリ２３と、回線■の再生クロックをカウントするカウ
ンタ２４と、メモリ２１と２４のデータの比較を行って
カウンタ２２又は２３に制御信号を与えるエラー検出部
２５と、カウンタ２２と２３の出力を両回線の再生クロ
ックとして常に入力し切替命令により切替を行うスイッ
チ２６と、このスイッチ２６で切替選択されたクロック
を位相同期させるＰＬＬ回路としての位相比較器２７、
電圧制御器（ＶＣｏ）２Ｂ及びカウンタ２９とで構成さ
れている。

また、切替スイッチ３はメモリ２１と２４のデータを常
に人力して切替命令により一方のデータを選択出力する
ものである。

次に上記の実施例の動作を説明する。

まず、回線■のデータがその再生クロックをカウントす
るカウンタ２２によって発生されるメモリ２１のアドレ
スに蓄積され、同様にして回線■のデータがその再生ク
ロックをカウントするカウンタ２３によって発生される
メモリ２４のアドレスに蓄積される。

今、メモリ２１．２４には、それぞれ第４図（ａ）及び
（ｂ）に示すような２ビツトの遅延差が在る回線■のデ
ータと回線■のデータとが蓄積されているとすると、発
振器４から常に第２図に示したようなパルス信号が与え
られているエラー検出部２５では、現在運用中の例えば
回線■のクロックＣＫ１を切替スイッチ２６で選択して
位相比較器２７、電圧制御器２８、及びカウンタ２９か
ら成るＰＬＬ回路によって位相固定された読出クロック
によりメモリ２１．２４からそれぞれ同時に読み出され
た回線■と■のデータをメモリの各ビット位置毎に比較
する。この結果、第４図（ａ）と（ｂ）ではデータが異
なっているため（従って切替ができず）、現在運用中で
ない回線■のデータをシフトする必要があり、回線■の
カウンタ２３のカウント動作を１ビツト分停止して書込
クロックを制御し、書込アドレスを変更する。

このような書込アドレスの制御Ｎを２ビツト分けうこと
により、第５図（ａ）及び（ｂ）に示すように回線■及
び■の８ビツトデータが同じメモリアドレスのデータと
してエラー検出部２５に入力されたことになり、切替が
可能となる。この場合、第５図（Ｃ）に示すように、ク
ロックＣｋ１とＣＫ２とは２ビツト分の遅延差があり、
回線■と■のデータの時間差と一致することになり、同
しデータ同士なので後述するようにクロックの位相比較
ができる。

そして、この場合、８ビツトメモリを使用していること
から、±４４ビツトまでの遅延差は位相−敗と擬制する
ことができ切替可能となる。

第６図はクロックＣＫＩとＣＫ２との位相差をモニタす
る位相差モニタ回路２の一実施例を示しており、回線■
のクロックＣＫＩはそのまま、回線■のクロックは反転
させた状態で入力する。そして、クロックＣＫＩはＤ−
ＦＦ３１で２分周し、クロックＣＫ２の反転信号により
Ｄ−ＦＦ３２でランチされ、その出力とＤ入力とがＥＯ
Ｒ回路３３で不一致検出されて位相差モニタ出力として
発生される。

この場合の位相の一敗／不一致が第７図（ａ）〜（Ｃ）
に示されており、同図（ａ）は位相が一致した場合（デ
ユーティ比５０％）、同図（ｂ）及び（Ｃ）は不一致の
場合（デユーティ比５０％以外）をそれぞれ示しており
、ＥＯＲ回路３３の出力を積分すれば、例えば同図（ａ
）の場合はゼロで、同図（ｂ）、（Ｃ）の場合は正又は
負の値となる。

但し、第５図（Ｃ）に示した場合のように、クロック間
に２ビツトの遅延差があっても、位相一致と見做すこと
ができ、切替可能であることから、ＥＯＲ回路３３の出
力は必ずしもゼロでなくとも、上記の±４４ビツトの遅
延差に対応するデユーティ比の積分値の範囲を予め知っ
ておけば切替ができることになる。

このようにしてオペレータはＥＯＲ３３の出力の積分値
が所定範囲内にあることを検出した時、切替命令を切替
スイッチ３及び２６に入れる。

これにより、切替スイッチ３は回線■から回線■のデー
タに切替を行い、切替スイッチ２６は回線■から回線■
のクロックＣＫ２に切り替えてＰＬＬ動作を行う。

〔発明の効果〕

以上のように、本発明のヒツトレス切替制御回路によれ
ば、発振器からのパルス信号により一定周期毎に位相合
わせを行い、その時の両博士クロックをモニタすること
により位相同期を検出し、切替命令を投入して両回線デ
ータを切り替えるように構成したので、常に一定周期（
例えば数ｍｓ）で現用回線と予備回線の位相同期状態を
自動的に監視することができ、この監視結果に基づいて
スイッチの切替を行っても位相同期外れを生じることが
なく信顧性の高いヒツトレス切替が実現できることにな
る。

【図面の簡単な説明】

第１図は本発明に係るヒツトレス切替制御回路の原理ブ
ロック図、 第２図は本発明の詳細な説明するためのタイムチャート
図、 第３図は本発明に係るヒフ）レス切替制御回路の一実施
例を示す回路図、 第４図及び第５図はメモリデータの位相同期を説明する
ための図、 第６図は本発明に用いる位相差モニタ回路の一実施例を
示す回路図、 第７図はクロック位相の同期／非同期を説明するための
タイムチャート図、 第８図はディジタル多重無線通信方式の一例を示すブロ
フク図、 第９図乃至第１１図は従来のとットレス切替制御回路を
制御するための図、である。 第１図において、 １・・・位相合わせ部、 ２・・・位相差モニタ回路、 ３・・・切替スイッチ、 ４・・・発振器。 図中、同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 現用回線のデータ及び再生クロック並びに予備回線のデ
   ータ及び再生クロックを受けて両回線間のヒットレス切
   替を制御する回路において、発振器（４）からのパルス
   信号により一定周期毎に位相合わせを行ってその時の両
   再生クロックを出力する位相合わせ部（１）と、 両再生クロック間の位相差をモニタするための位相差モ
   ニタ回路（２）と、 該モニタ出力に対応した切替命令により該位相合わせ部
   （１）からの両回線データを切り替える切替スイッチ（
   ３）と、 を備えたことを特徴とするヒットレス切替制御回路。