JPH0217736A - シリアルデータ通信装置 - Google Patents
シリアルデータ通信装置Info
- Publication number
- JPH0217736A JPH0217736A JP63168027A JP16802788A JPH0217736A JP H0217736 A JPH0217736 A JP H0217736A JP 63168027 A JP63168027 A JP 63168027A JP 16802788 A JP16802788 A JP 16802788A JP H0217736 A JPH0217736 A JP H0217736A
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- signal
- data
- clock signal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006854 communication Effects 0.000 title claims abstract description 98
- 238000004891 communication Methods 0.000 title claims abstract description 98
- 230000005540 biological transmission Effects 0.000 claims abstract description 39
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000007175 bidirectional communication Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 101000869503 Homo sapiens SAC3 domain-containing protein 1 Proteins 0.000 description 1
- 102100032278 SAC3 domain-containing protein 1 Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、１本の信号線で予め定められた一定期間Ｗ毎
に時分割で交互に送信および受１３シて双方向通信、い
わゆる半２重通信を行うシリアルデータ通信装置に関す
る。
に時分割で交互に送信および受１３シて双方向通信、い
わゆる半２重通信を行うシリアルデータ通信装置に関す
る。
従来の技術
従来から、シリアルデータを通信するに当な−）で、全
２重方式と半２重方式との２つの方式力し一般的に用い
られる。全２重方式においては、２本の信号線を使用し
、１本の信号線は一方方向のシリアルデータの転送に用
いられ、もう１本の信号線は他方方向のシリアルデータ
の伝送に用いられる。このような全２重方式はたとえば
音響信号をリアルタイムで通信する場合などに用いられ
る。
２重方式と半２重方式との２つの方式力し一般的に用い
られる。全２重方式においては、２本の信号線を使用し
、１本の信号線は一方方向のシリアルデータの転送に用
いられ、もう１本の信号線は他方方向のシリアルデータ
の伝送に用いられる。このような全２重方式はたとえば
音響信号をリアルタイムで通信する場合などに用いられ
る。
しかしながら全２重方式の通信においては、長距離で通
信を行う場きに２本の信号線を用いるために信号線の敷
設などの工事が大がかりになってしまうという問題があ
る。また２本の信号線を必要とするのでコストアッグを
招来する。
信を行う場きに２本の信号線を用いるために信号線の敷
設などの工事が大がかりになってしまうという問題があ
る。また２本の信号線を必要とするのでコストアッグを
招来する。
半２！ｌｉ方式の通信においては、１本の信号線にｔＪ
いて双方向の通信が行われる。すなわち時分割された時
間において、シリアルデータが双方向に伝送される。
いて双方向の通信が行われる。すなわち時分割された時
間において、シリアルデータが双方向に伝送される。
第４ （２１は、従来技術の半２重方式の通信動作を説
明するための図である。シリアルデータＡｔ（ｉ＝１．
２，３．・・・）は通信機ａから送信され、通ＩＺｆｉ
ｂに受信される。またシリアルデータＢｉは通信ｆｉｂ
から送信され、通信機ａで受信される。
明するための図である。シリアルデータＡｔ（ｉ＝１．
２，３．・・・）は通信機ａから送信され、通ＩＺｆｉ
ｂに受信される。またシリアルデータＢｉは通信ｆｉｂ
から送信され、通信機ａで受信される。
各シリアルデータＡｉ、Ｂｉは通常同一のデータ長をそ
れぞれ有している。また各シリアルデータＡｉ、Ｂｉは
予め定められた期間Ｗ内の期間Ｗａにおいて伝送される
１期間ｗ ｂにおいてはシリアルデータは信号ラインに
導出されておらず、このような期間ｗｂは通信機ａ、ｂ
の双方が同時にシリアルデータの送信を行う事態、いわ
ゆるデータの衝突を防止するために設けられる。このよ
うに半２重方式の通信においては期間ＷｔＧにシリアル
データの伝送方向を切換え、双方向通信が行われる。
れぞれ有している。また各シリアルデータＡｉ、Ｂｉは
予め定められた期間Ｗ内の期間Ｗａにおいて伝送される
１期間ｗ ｂにおいてはシリアルデータは信号ラインに
導出されておらず、このような期間ｗｂは通信機ａ、ｂ
の双方が同時にシリアルデータの送信を行う事態、いわ
ゆるデータの衝突を防止するために設けられる。このよ
うに半２重方式の通信においては期間ＷｔＧにシリアル
データの伝送方向を切換え、双方向通信が行われる。
発明が解決しようとする課題
前記従来技術の半２重方式の通信においては、長距離の
通信を行うＩｒＪＪ、Ａに、シリアルデータの遅延によ
ってデータの衝突を発生する。このデータの衝突を防止
するためには、前記期間ｗｂを長く設定しなければなら
ない０期間ｗｂが長く設定されると期間”ｖＶ ａが短
くなり、この短くなった期間Ｗａにおいて、一定データ
長のシリアルデータを伝送しなければならない。したが
ってシリアルデータの伝送周波数が高くなり、伝送路で
のジッタなどの時間的なゆらぎの影響によって安定した
シリアルデータの伝送が困難になってしまう０通常、期
間ｗｂは長距離を通信を行うことを想定して設定する必
要があり、このような通信を行う通信装置は通信の信頼
性に劣る。
通信を行うＩｒＪＪ、Ａに、シリアルデータの遅延によ
ってデータの衝突を発生する。このデータの衝突を防止
するためには、前記期間ｗｂを長く設定しなければなら
ない０期間ｗｂが長く設定されると期間”ｖＶ ａが短
くなり、この短くなった期間Ｗａにおいて、一定データ
長のシリアルデータを伝送しなければならない。したが
ってシリアルデータの伝送周波数が高くなり、伝送路で
のジッタなどの時間的なゆらぎの影響によって安定した
シリアルデータの伝送が困難になってしまう０通常、期
間ｗｂは長距離を通信を行うことを想定して設定する必
要があり、このような通信を行う通信装置は通信の信頼
性に劣る。
本発明の目的は、上記技術的課題を解決し、半２重方式
で安定したシリアルデータの通信を行うことができ、通
信の信頼性を向上したシリアルデータ通信装置を提供す
ることである。
で安定したシリアルデータの通信を行うことができ、通
信の信頼性を向上したシリアルデータ通信装置を提供す
ることである。
課題を解決するための手段
本発明は、第１送受信手段および第２送受信手段の間で
１本の信号線を介して予め定められた一定期間Ｗ毎に一
定データ長のシリアルデータを交互に送信および受信し
て双方向通信を行うシリアルデータ通信装置において、 第１送受信手段は、 周波数可変で、シリアルデータの送信周波数を決定する
ためのクロック信号を発生する第１クロック信号発生手
段と、 期間Ｗにおいて一定データ長のシリアルデータの受信終
了後の残余期間Ｗ１を計時する計時手段と、 該計時手段からの出力に基づいて、前記残余期間Ｗ１に
応じて送信時間が長くなるように第１クロック信号発生
手段に制御信号を出力し、シリアルデータの送信周波数
を低く設定する制御手段とを合み、 第２送受信手段は、 受信されたシリアルデータにおける伝送周波数のクロッ
ク信号を発生する第２２０ツク信号発生手段を合み、 この第２送受信手段においては、第２クロンク信号発生
手段からのクロック信号に基づいてシリアルデータの送
信周波数が決定されるようにしたことを特徴とするシリ
アルデータ通信装置である。
１本の信号線を介して予め定められた一定期間Ｗ毎に一
定データ長のシリアルデータを交互に送信および受信し
て双方向通信を行うシリアルデータ通信装置において、 第１送受信手段は、 周波数可変で、シリアルデータの送信周波数を決定する
ためのクロック信号を発生する第１クロック信号発生手
段と、 期間Ｗにおいて一定データ長のシリアルデータの受信終
了後の残余期間Ｗ１を計時する計時手段と、 該計時手段からの出力に基づいて、前記残余期間Ｗ１に
応じて送信時間が長くなるように第１クロック信号発生
手段に制御信号を出力し、シリアルデータの送信周波数
を低く設定する制御手段とを合み、 第２送受信手段は、 受信されたシリアルデータにおける伝送周波数のクロッ
ク信号を発生する第２２０ツク信号発生手段を合み、 この第２送受信手段においては、第２クロンク信号発生
手段からのクロック信号に基づいてシリアルデータの送
信周波数が決定されるようにしたことを特徴とするシリ
アルデータ通信装置である。
作 用
本発明に従えば、第１送信手段および第２送信手段の間
では、１本の信号線を介して予め定められた一定期間Ｗ
毎に一定データ長のシリアルデータが交互に送信および
受信される。このとき第１送信手段では第１クロック信
号発生手段で発生されるクロック信号によって、シリデ
ルデータの送信周波数が決定される。
では、１本の信号線を介して予め定められた一定期間Ｗ
毎に一定データ長のシリアルデータが交互に送信および
受信される。このとき第１送信手段では第１クロック信
号発生手段で発生されるクロック信号によって、シリデ
ルデータの送信周波数が決定される。
第１送受信手段においては、この第１送受信手段が期間
Ｗにおいて第２送受信手段からのシリアルデータを受信
したときに、期間Ｗにおけるその一定データ長のシリア
ルデータの受信終了後の残余期間Ｗ１が計時手段によっ
て計時される。制御手段は計時手段からの出力に基づい
て前記残余期間Ｗ１に応じて送信時間が長くなるように
第１２０ンク信号発生手段に制御信号を出力し、シリア
ルデータの送信周波数を低くなるように設定する。
Ｗにおいて第２送受信手段からのシリアルデータを受信
したときに、期間Ｗにおけるその一定データ長のシリア
ルデータの受信終了後の残余期間Ｗ１が計時手段によっ
て計時される。制御手段は計時手段からの出力に基づい
て前記残余期間Ｗ１に応じて送信時間が長くなるように
第１２０ンク信号発生手段に制御信号を出力し、シリア
ルデータの送信周波数を低くなるように設定する。
また第２送受信手段においては、第２クロック信号発生
手段は第１送受信手段から送信されたシリアルデータを
受信したときの伝送周波数のクロック信号を発生し、こ
のクロック信号に基づいてシリアルデータの送信周波数
が決定される。
手段は第１送受信手段から送信されたシリアルデータを
受信したときの伝送周波数のクロック信号を発生し、こ
のクロック信号に基づいてシリアルデータの送信周波数
が決定される。
したがって第１送受信手段において、シリアルデータの
送信周波数を、シリアルデータの伝送における遅延時間
に対応して可能な限り低く設定することができる。
送信周波数を、シリアルデータの伝送における遅延時間
に対応して可能な限り低く設定することができる。
実施例
第１図は、本発明の一実施例の通信装置７の構成を示す
ブロック図である０通信装置７は、通信機１εｉ、ｌｂ
と通信ゲーブル３とを含んで構成され、たとえばコンピ
ュータ２ａ、２シ問に介在される。コンピュータ２εｔ
、２ｂはこの通１３装置７を介してシリアルデータの通
信を行う、なお、通信機１ａ、ｌｂは同様に構成されて
おり、対応する部分には同一の数字にａおよびｂを１・
１シたす照符を用いて表す。
ブロック図である０通信装置７は、通信機１εｉ、ｌｂ
と通信ゲーブル３とを含んで構成され、たとえばコンピ
ュータ２ａ、２シ問に介在される。コンピュータ２εｔ
、２ｂはこの通１３装置７を介してシリアルデータの通
信を行う、なお、通信機１ａ、ｌｂは同様に構成されて
おり、対応する部分には同一の数字にａおよびｂを１・
１シたす照符を用いて表す。
まず、最初にコンピュータ２〔ｔからデータを送信する
に当たって、インタフェース５ａを介して通信ｖｉｌａ
の端子ｇ ２ｔにはハイレベルの信号が導出される。こ
れによって通信機１ε１は後述するように第１送受信手
段として設定される。
に当たって、インタフェース５ａを介して通信ｖｉｌａ
の端子ｇ ２ｔにはハイレベルの信号が導出される。こ
れによって通信機１ε１は後述するように第１送受信手
段として設定される。
コンピュータ２ａからは、ラインｔ’ １ ｒ、ｔを介
してインタフェース５ａにデータが送出される。インタ
フェース５２Ｌからは、ライン１２εｔを介して通信機
１ａの端子４ａにデータ信号Ｍ Ｄ ａが導出される。
してインタフェース５ａにデータが送出される。インタ
フェース５２Ｌからは、ライン１２εｔを介して通信機
１ａの端子４ａにデータ信号Ｍ Ｄ ａが導出される。
通信機１ａは、データ送信回路１０ ａと、データ受信
回路１２ ａと、フェーズロックドループ周波゛数シン
セサイザ回路（以下、ＰＬＬ回路と略称する）１４ａと
、切換信号発生回路１６ａと、送信クロック発生回路２
２ａと、クロック発生回路２４ａと、分周回路２０ａと
、切換スイッチ１８ａ 、 ２６ ａとを含んで構成さ
れる。前述した端子８ａに導出されたハイレベルの信号
は送信クロック発生回路２２ ａおよび切換スイッチ１
８ａに与えられる。
回路１２ ａと、フェーズロックドループ周波゛数シン
セサイザ回路（以下、ＰＬＬ回路と略称する）１４ａと
、切換信号発生回路１６ａと、送信クロック発生回路２
２ａと、クロック発生回路２４ａと、分周回路２０ａと
、切換スイッチ１８ａ 、 ２６ ａとを含んで構成さ
れる。前述した端子８ａに導出されたハイレベルの信号
は送信クロック発生回路２２ ａおよび切換スイッチ１
８ａに与えられる。
端子４ａに導出されたシリアルデータ信号ＭＤεｔは、
データ送信回路１０ａに与えられる。このデータ送信回
路１０ａは、後述する送信クロック発生回路２２ａから
出力されるシリアルクロック信号ＣＬＫに同期し、後述
する切換スイッチ１８Ｚｔからの信号Ｓａがハイレベル
でｆ）る期間内にシリアルデータ信号Ｍ ＨＤ ｉｓを
ライン１３；ｔに出力する。このライン１３ａは、切換
スイッチ２６ａの個別接点３１ａに接続されている。
データ送信回路１０ａに与えられる。このデータ送信回
路１０ａは、後述する送信クロック発生回路２２ａから
出力されるシリアルクロック信号ＣＬＫに同期し、後述
する切換スイッチ１８Ｚｔからの信号Ｓａがハイレベル
でｆ）る期間内にシリアルデータ信号Ｍ ＨＤ ｉｓを
ライン１３；ｔに出力する。このライン１３ａは、切換
スイッチ２６ａの個別接点３１ａに接続されている。
後述する信号Ｓεｔがハイレベルである４ 、７＆には
、この切換スイッチ２６ Ｆｈの個別接点３１ａは共通
接点３０ａに導通されており、シリアルデータ信号Ｍ
ＨＤ ａは共通接点３０ａを介して通信ゲーブル３に導
出される。
、この切換スイッチ２６ Ｆｈの個別接点３１ａは共通
接点３０ａに導通されており、シリアルデータ信号Ｍ
ＨＤ ａは共通接点３０ａを介して通信ゲーブル３に導
出される。
通信ケーブル３はたとえば信号線であるライン３ａとラ
イン３ｅとからなる。ライン３ｅは通１３機１ ａおよ
び後述する通信機１１〕において接地されている。この
ようにしてライン３５瓢に導出されたシリアルデータ信
号Ｍ ＨＤ ＝ｔは、切換スイッチ２６ａを介して通信
ケーブル３のライン３ ａに導出され、通信機１ｂに出
力される。
イン３ｅとからなる。ライン３ｅは通１３機１ ａおよ
び後述する通信機１１〕において接地されている。この
ようにしてライン３５瓢に導出されたシリアルデータ信
号Ｍ ＨＤ ＝ｔは、切換スイッチ２６ａを介して通信
ケーブル３のライン３ ａに導出され、通信機１ｂに出
力される。
一方、通信機１ｂから通信ゲーブル３を介して出力され
たシリアルデータ信号Ｓ ｔ（Ｄ １〕は、通信機１ａ
において切換スインチ２６ａの共通接点３０ａに与えら
れる０通信機１ａにおいては切換スイッチ１８ａから信
号Ｓａがローレベルである期間にシリアルデータが受信
される。信号Ｓａがローレベルであるときに切換スイッ
チ２６εｔは共通接点３０ ａと個別接点３２ａとを導
通状態とするので、通信ゲーブル３に導出されたシリア
ルデータ信号５ＨＤｂは、シリアルデータ信号５ＨＤａ
として切換スイッチ２６ａを介してデータ受信回路１２
ａに与えられる。またこのシリアルデータ信号５ＨＤａ
は、ＰＬＬ回路１４ａにも与えられ、ＰＬＬ回路１４ａ
は、シリアルデータ信号５ＨＤａの伝送周波数にロック
し、この伝送周波数のクロック信号５ＣＫａをデータ受
信回路１２ａに導出する。データ受信回路１２ａでは、
シリアルデータ信号Ｓ ＨＤ ａを、クロック信号５Ｃ
Ｋａに同期して受信し、データ信号ＳＤａを端子６ａに
導出する。
たシリアルデータ信号Ｓ ｔ（Ｄ １〕は、通信機１ａ
において切換スインチ２６ａの共通接点３０ａに与えら
れる０通信機１ａにおいては切換スイッチ１８ａから信
号Ｓａがローレベルである期間にシリアルデータが受信
される。信号Ｓａがローレベルであるときに切換スイッ
チ２６εｔは共通接点３０ ａと個別接点３２ａとを導
通状態とするので、通信ゲーブル３に導出されたシリア
ルデータ信号５ＨＤｂは、シリアルデータ信号５ＨＤａ
として切換スイッチ２６ａを介してデータ受信回路１２
ａに与えられる。またこのシリアルデータ信号５ＨＤａ
は、ＰＬＬ回路１４ａにも与えられ、ＰＬＬ回路１４ａ
は、シリアルデータ信号５ＨＤａの伝送周波数にロック
し、この伝送周波数のクロック信号５ＣＫａをデータ受
信回路１２ａに導出する。データ受信回路１２ａでは、
シリアルデータ信号Ｓ ＨＤ ａを、クロック信号５Ｃ
Ｋａに同期して受信し、データ信号ＳＤａを端子６ａに
導出する。
端子６ ＝ｔは、ラインｆ５ａを介してインターフェー
ス５ａに接続されており、データ信号ＳＤａはライン１
５ａ、インターフェース５ａおよびライン１４ａを介し
てコンピュータ２ａに出力される。
ス５ａに接続されており、データ信号ＳＤａはライン１
５ａ、インターフェース５ａおよびライン１４ａを介し
てコンピュータ２ａに出力される。
前述したシリアルクロック信号ＣＬＫを発生する送信ク
ロック発生回路２２ａは制御手段である制御回路１１ａ
と、計数手段であるカウンタ９ａと、可変分周回路１３
ａと、切換スイッチ１５ａとを含んで構成される。可変
分周回路１３ａと後述するクロック発生回路２４ａとは
、第１クロック信号発生手段を構成する。
ロック発生回路２２ａは制御手段である制御回路１１ａ
と、計数手段であるカウンタ９ａと、可変分周回路１３
ａと、切換スイッチ１５ａとを含んで構成される。可変
分周回路１３ａと後述するクロック発生回路２４ａとは
、第１クロック信号発生手段を構成する。
前述した端子８ａに導出されたハイレベルの信号は切換
スイッチ１５ａに与えられ、これによって切換スイッチ
１５ａは共通接点３３ａと個別接点３５ａとを導通状態
とする。したがって送信クロック発生回路２２ａではク
ロック発生回路２４ａからのクロック信号ＣＫを可変分
周器１３ａで分周した信号をシリアルクロック信号ＣＬ
Ｋとしてデータ送信回路１０ａに出力する。
スイッチ１５ａに与えられ、これによって切換スイッチ
１５ａは共通接点３３ａと個別接点３５ａとを導通状態
とする。したがって送信クロック発生回路２２ａではク
ロック発生回路２４ａからのクロック信号ＣＫを可変分
周器１３ａで分周した信号をシリアルクロック信号ＣＬ
Ｋとしてデータ送信回路１０ａに出力する。
可変分周回路１３ａでの分周比は、制御回路１１ａによ
って設定される。この制御回路１１ａには、後述する切
換スイッチ１８ａがらの切換信号Ｓａと、切換信号発生
回路１６ａからの信号が与えられており、これによって
カウンタ９ａを能動化し、カウンタ９ａの計数値に基づ
いて可変分周回路１３ａでの分周比が設定される。
って設定される。この制御回路１１ａには、後述する切
換スイッチ１８ａがらの切換信号Ｓａと、切換信号発生
回路１６ａからの信号が与えられており、これによって
カウンタ９ａを能動化し、カウンタ９ａの計数値に基づ
いて可変分周回路１３ａでの分周比が設定される。
クロック発生回路２４ａからのクロック信号ＣＫは分周
回路２０ａにも与えられ、分周回路２０ａはクロック信
号ＣＫを一定の分周比で分周する。
回路２０ａにも与えられ、分周回路２０ａはクロック信
号ＣＫを一定の分周比で分周する。
分周された信号は切換スイッチ１８ａに与えられる。
前述したシリアルデータ信号５ＨＤａおよびＰＬＬ回路
１４ａの出力するクロック信号５ＣＫａは、切換信号発
生回路１６ ａにも与えられる。またこの切換信号発生
回路１６２ｔにはクロック発生回路２４ａからのクロッ
ク信号ＣＫも与えられ、切換信号発生回路１６ａでは分
周回路２０ａの出力する信号と同一周波数で、前記通信
ケーブル３における遅延時間に応じて位相のずれた信号
を切換スイッチ１８εｔに出力する。切換スイッチ１８
Ｆ、ｔでは端子８ａに導出されている信号がハイレベル
のときには、個別接点３８ａと共通接点３６ａとを導通
状態とし、分周回路２０ ａからの信号を切換信号Ｓａ
として出力する。
１４ａの出力するクロック信号５ＣＫａは、切換信号発
生回路１６ ａにも与えられる。またこの切換信号発生
回路１６２ｔにはクロック発生回路２４ａからのクロッ
ク信号ＣＫも与えられ、切換信号発生回路１６ａでは分
周回路２０ａの出力する信号と同一周波数で、前記通信
ケーブル３における遅延時間に応じて位相のずれた信号
を切換スイッチ１８εｔに出力する。切換スイッチ１８
Ｆ、ｔでは端子８ａに導出されている信号がハイレベル
のときには、個別接点３８ａと共通接点３６ａとを導通
状態とし、分周回路２０ ａからの信号を切換信号Ｓａ
として出力する。
通信ｆｉｌｂは前述した通信機１ａと同様な構成である
けれども１通信機１ ａからのシリアルデータを受信す
るに当たって、端子８ｂにはローレベルの信号が導出さ
れる。これによって切換スイッチ１８ｂにおいては、共
通接点３６ｂと個別接点３７ｂとが導通状態となる。し
たがって切換信号発生回路１６ｂからの信号が、切換ス
イッチ１８ｂから切換信号ｓｂとして出力される。
けれども１通信機１ ａからのシリアルデータを受信す
るに当たって、端子８ｂにはローレベルの信号が導出さ
れる。これによって切換スイッチ１８ｂにおいては、共
通接点３６ｂと個別接点３７ｂとが導通状態となる。し
たがって切換信号発生回路１６ｂからの信号が、切換ス
イッチ１８ｂから切換信号ｓｂとして出力される。
また切換スイッチ１５ｂにおいては、個別接点３４Ｌ、
＋と共通接点３３ｂとが導通状態となるので、データ送
信回路１０ｂにはＰＬＬ回路１４ｂから出力されるクロ
ック信号５ＣＫｂがシリアルクロック信号として出力さ
れる。このときＰＬＬ＠路１４路行４ｂタの送信時にお
いては、データの受信時にロックされた周波数を保持し
てクロック信号Ｓ ＣＫ ｂを出力する。ＰＬＬ［ｉｌ
ｌ路１４ｂは第２２０ツク信号発生手段を構成する。
＋と共通接点３３ｂとが導通状態となるので、データ送
信回路１０ｂにはＰＬＬ回路１４ｂから出力されるクロ
ック信号５ＣＫｂがシリアルクロック信号として出力さ
れる。このときＰＬＬ＠路１４路行４ｂタの送信時にお
いては、データの受信時にロックされた周波数を保持し
てクロック信号Ｓ ＣＫ ｂを出力する。ＰＬＬ［ｉｌ
ｌ路１４ｂは第２２０ツク信号発生手段を構成する。
このように通信１１１１ｂにおいては端子８ ｂにロー
レベルの信号が導出され、これによって第２送受信′手
段として設定される。
レベルの信号が導出され、これによって第２送受信′手
段として設定される。
第２図は、通信機１ａの動作を説明するためのタイムチ
ャートであり、第３図は通信機１ｂの動作を説明するた
めのタイムチャートである。以下これらの図面を９照し
てコンピュータ２εｔ、２ｂ間の通信動作を説明する１
通信機１ ｉｔの端子４ａには第２図（１）を示される
データ信号ＭＤａが導出される１通信機１ａの端子８ａ
にはハイレベルの信号が導出されているので、データ送
信回路１０ａには第２図く７）に示されるシリアルクロ
・ツク信号ＣＬ Ｋと、第２１１（３）に示される切換
信号Ｓ ＝ｔとが与えられる。
ャートであり、第３図は通信機１ｂの動作を説明するた
めのタイムチャートである。以下これらの図面を９照し
てコンピュータ２εｔ、２ｂ間の通信動作を説明する１
通信機１ ｉｔの端子４ａには第２図（１）を示される
データ信号ＭＤａが導出される１通信機１ａの端子８ａ
にはハイレベルの信号が導出されているので、データ送
信回路１０ａには第２図く７）に示されるシリアルクロ
・ツク信号ＣＬ Ｋと、第２１１（３）に示される切換
信号Ｓ ＝ｔとが与えられる。
データ信号ＭＤａとして第２図（１）に示されるように
、コンピュータ２ａからインターフェース５ａを介して
データＭＤｉ （ｉ＝１．２，３゜・・・）が導出され
る場合について説明する。データ送信回路１０ａはシリ
アルクロック信号Ｓ ＝ｔが立上る時刻１０からシリア
ルクロック信号ＣＬＫに同期して第２［２！（２）に示
されるようにシリアルデータ信号Ｍ １−Ｉ Ｄ ａを
構成するシリアルデータＭＨＤＩを、期間Ｗ２で送信す
る。この場合には、可変分周回路１３ａにおける分周比
は初期値たとえば「１」に設定されており、クロック発
生回路２・１ａからは第２図（６）に示される周波１Ｎ
、ｆ。
、コンピュータ２ａからインターフェース５ａを介して
データＭＤｉ （ｉ＝１．２，３゜・・・）が導出され
る場合について説明する。データ送信回路１０ａはシリ
アルクロック信号Ｓ ＝ｔが立上る時刻１０からシリア
ルクロック信号ＣＬＫに同期して第２［２！（２）に示
されるようにシリアルデータ信号Ｍ １−Ｉ Ｄ ａを
構成するシリアルデータＭＨＤＩを、期間Ｗ２で送信す
る。この場合には、可変分周回路１３ａにおける分周比
は初期値たとえば「１」に設定されており、クロック発
生回路２・１ａからは第２図（６）に示される周波１Ｎ
、ｆ。
のクロック信号ＣＫが発生されるので、シリアルクロッ
ク信”；＞ ＣＬ Ｋの周波数、すなわちシリアルデー
タ信号Ｍ ＨＤ ａの送信周波数は周波数ＩＯに設定さ
れる。
ク信”；＞ ＣＬ Ｋの周波数、すなわちシリアルデー
タ信号Ｍ ＨＤ ａの送信周波数は周波数ＩＯに設定さ
れる。
通信機１ ａから送信されたシリアルデータＭ ）（Ｄ
ｌは、通信ケーブル３１＼の遅延期間ｉＶ ｃだけ遅れ
て通信機１［）によって受信される。
ｌは、通信ケーブル３１＼の遅延期間ｉＶ ｃだけ遅れ
て通信機１［）によって受信される。
第３１１Ｗを参照して通信機１ａから出力されたシリア
ルデータＭ ＨＤ １は第３図（１）に示されるように
シリアルデータ信号Ｍ ＨＤ ｂのシリアルデータＭ
ＨＤ １として受信される。Ｐしし回路１４ｂは、受信
されたシリアルデータ信号Ｍ Ｉ４ Ｄ ＬＪの送信周
波数でロンクするので、ＰＬＬ回路１４１：＋からは第
３図（５）に示される周波数ＩＯのクロック信号５ＣＫ
ｂが出力される。
ルデータＭ ＨＤ １は第３図（１）に示されるように
シリアルデータ信号Ｍ ＨＤ ｂのシリアルデータＭ
ＨＤ １として受信される。Ｐしし回路１４ｂは、受信
されたシリアルデータ信号Ｍ Ｉ４ Ｄ ＬＪの送信周
波数でロンクするので、ＰＬＬ回路１４１：＋からは第
３図（５）に示される周波数ＩＯのクロック信号５ＣＫ
ｂが出力される。
このとき通信機１ｂの端子４ｂには、第３図（２）に示
されるデータ信号Ｓ Ｄ ｂが導出されている。データ
送信回路１０ｂでは、前述したクロック信号５ＣＫｂが
シリアルクロック信号として導出されており、切換Ｉ３
号として第３図（３）に示される信号Ｓｂが導出されて
いる。したがって時刻ｔ５から期間Ｗだけ経過した後の
時刻ｔ６で切換信号ｓｂは立上り、データ送信回路１０
ｂはこの時刻ｔ６からクロック信号５ＣＫｂに同期して
第３図（４）に示されるシリアルデータ信号５ＨＤｂの
シリアルデータ５）ＩＤＩを送信する０通信ケーブル３
の通信機１ｂ端に導出される信号ＨＤｂは第３図（６）
に示される。
されるデータ信号Ｓ Ｄ ｂが導出されている。データ
送信回路１０ｂでは、前述したクロック信号５ＣＫｂが
シリアルクロック信号として導出されており、切換Ｉ３
号として第３図（３）に示される信号Ｓｂが導出されて
いる。したがって時刻ｔ５から期間Ｗだけ経過した後の
時刻ｔ６で切換信号ｓｂは立上り、データ送信回路１０
ｂはこの時刻ｔ６からクロック信号５ＣＫｂに同期して
第３図（４）に示されるシリアルデータ信号５ＨＤｂの
シリアルデータ５）ＩＤＩを送信する０通信ケーブル３
の通信機１ｂ端に導出される信号ＨＤｂは第３図（６）
に示される。
第２図に戻って、通信Ｒ１ａは、時刻ｔ１よりも遅延時
間の２倍の時間２ Ｗ ｃだけ経過した後に、通信機１
ｂからのシリアルデータＳＨＤ １を受信する。第２図
（８）に示されるシリアルデータ５ＨＤ１は、期間Ｗ２
に亘って通信６％１ａに受信され、第２図（５）に示さ
れるクロック信号５ＣＫａで同期が外される。この後時
刻ｔ２から時刻ｔ４の期間には、データ受信口・路１２
ａから第２図（９）に示されるデータＳＤＩがインタフ
ェース５ａを介してコンピュータ２ａにυカされる。
間の２倍の時間２ Ｗ ｃだけ経過した後に、通信機１
ｂからのシリアルデータＳＨＤ １を受信する。第２図
（８）に示されるシリアルデータ５ＨＤ１は、期間Ｗ２
に亘って通信６％１ａに受信され、第２図（５）に示さ
れるクロック信号５ＣＫａで同期が外される。この後時
刻ｔ２から時刻ｔ４の期間には、データ受信口・路１２
ａから第２図（９）に示されるデータＳＤＩがインタフ
ェース５ａを介してコンピュータ２ａにυカされる。
前記シリアルデータＳＨＤ １の受信終了後から切換信
号Ｓａが次に立上る時刻ｔ２までの期間Ｗ１はカウンタ
９ａによって計時される。制御回路１１ａは、この期間
Ｗ１の長さに応じて可変分周器１３ａの分周比を変化さ
せる。これによってデータ送信回路１０ａに出力される
シリアルクロック信号ＣＬＫの周波数は、時刻ｔ２にお
いて周波数ｆ１に変化される。
号Ｓａが次に立上る時刻ｔ２までの期間Ｗ１はカウンタ
９ａによって計時される。制御回路１１ａは、この期間
Ｗ１の長さに応じて可変分周器１３ａの分周比を変化さ
せる。これによってデータ送信回路１０ａに出力される
シリアルクロック信号ＣＬＫの周波数は、時刻ｔ２にお
いて周波数ｆ１に変化される。
時刻１０から時刻ｔ２の期間にコンピュータ２ａからイ
ンターフェース５ａを介して端子４ａに導出されたデー
タＭＤ２は、時刻ｔ２から周波数１１のシリアルクロッ
ク信号ＣＬＫに同期して、期間Ｗ２よりも長い期間Ｗ３
に亘って出力される。
ンターフェース５ａを介して端子４ａに導出されたデー
タＭＤ２は、時刻ｔ２から周波数１１のシリアルクロッ
ク信号ＣＬＫに同期して、期間Ｗ２よりも長い期間Ｗ３
に亘って出力される。
通信ケーブル３の通信機１ａ端に導出される信号ＨＤａ
は第２図（４）に示される。この信号）ＩＤａと前述し
た第３図（６）に示された信号ＨＤｂとは遅延時間Ｗｃ
だけデータの導出される時刻が前後にずれている。
は第２図（４）に示される。この信号）ＩＤａと前述し
た第３図（６）に示された信号ＨＤｂとは遅延時間Ｗｃ
だけデータの導出される時刻が前後にずれている。
通′信機１ｂでは、時刻ｔ２よりも遅延時間Ｗｅだけ遅
れた時刻ｔ７からシリアルデータＭＨＤ２を受信し、時
刻ｔ３から遅延時間ｗｅだけ経過した後の時刻ｔ８から
シリアルデータ５ＨＤ２を周波数ｆ１のシリアルクロッ
ク信号５ＣＫｂに同期して期間Ｗ３に亘って導出する。
れた時刻ｔ７からシリアルデータＭＨＤ２を受信し、時
刻ｔ３から遅延時間ｗｅだけ経過した後の時刻ｔ８から
シリアルデータ５ＨＤ２を周波数ｆ１のシリアルクロッ
ク信号５ＣＫｂに同期して期間Ｗ３に亘って導出する。
通信機１ｂにおいて時刻ｔ７から時刻ｔ９においては、
時刻ｔ５から期間Ｗ２に亘って受信されたシリアルデー
タＭＨＤ １が第３図（７）に示されるデータ信号ＭＤ
ｂのデータＭＤＩとしてデータ受信回路１２ｂからイン
ターフェース５ｂを介してコンピュータ２ｂに導出され
る。
時刻ｔ５から期間Ｗ２に亘って受信されたシリアルデー
タＭＨＤ １が第３図（７）に示されるデータ信号ＭＤ
ｂのデータＭＤＩとしてデータ受信回路１２ｂからイン
ターフェース５ｂを介してコンピュータ２ｂに導出され
る。
通信機１ｂから通信ケーブル３に出力されたシリアルデ
ータ５ＨＤ２は、時刻ｔ８よりも遅延時間Ｗｃだけ遅れ
た時刻ｔｌｏから期間Ｗ３に亘って通信機１ａで受信さ
れる。このときシリアルデータ５ＨＤ２の受信終了から
、次に切換信号Ｓａが立上る時刻ｔ４までの期間Ｗ １
ａは前述した期間Ｗ１に比較して短くなっている１時
刻ｔ２から時刻ｔ４までの期間においては、前述した動
作によって受信されたシリアルデータ５ＨＤ１がデータ
受信回路１２ａによって同期が外されて端子６ａを介し
てデータ信号ＳＤａのデータＳＤ１としてインターフェ
ース５ａを介してコンピュータ２ａに出力される。デー
タ信号ＳＤａは第２図（９）に示されている。こｆ）よ
うな動作が緑返されてコンピュータ２ａ、２ｂ間で通信
が行われる。
ータ５ＨＤ２は、時刻ｔ８よりも遅延時間Ｗｃだけ遅れ
た時刻ｔｌｏから期間Ｗ３に亘って通信機１ａで受信さ
れる。このときシリアルデータ５ＨＤ２の受信終了から
、次に切換信号Ｓａが立上る時刻ｔ４までの期間Ｗ １
ａは前述した期間Ｗ１に比較して短くなっている１時
刻ｔ２から時刻ｔ４までの期間においては、前述した動
作によって受信されたシリアルデータ５ＨＤ１がデータ
受信回路１２ａによって同期が外されて端子６ａを介し
てデータ信号ＳＤａのデータＳＤ１としてインターフェ
ース５ａを介してコンピュータ２ａに出力される。デー
タ信号ＳＤａは第２図（９）に示されている。こｆ）よ
うな動作が緑返されてコンピュータ２ａ、２ｂ間で通信
が行われる。
このように本実施例においては、通信ゲーブル３での遅
延時間Ｗ（に応じて通信機１ａでシリアルデータの伝送
周波数を変化するように構成したので５遅延時間Ｗｃが
短いほど、データの伝送周波数は低く設定される。した
がって通信ケーブル３でのジッタなどと呼ばれる時間的
なゆらぎの影響を受けることを防止して確実な通信を行
うことができる。
延時間Ｗ（に応じて通信機１ａでシリアルデータの伝送
周波数を変化するように構成したので５遅延時間Ｗｃが
短いほど、データの伝送周波数は低く設定される。した
がって通信ケーブル３でのジッタなどと呼ばれる時間的
なゆらぎの影響を受けることを防止して確実な通信を行
うことができる。
本実施例においてはコンピュータ２ａ、２ｂ間で通信を
行う場合について説明したけれども、データの通信を行
う電子機器ならばコンピュータの通信に限定する必要は
ない。また送信クロック発生回路２２ｘｔ、２ｂの構成
は一例であって、たとえば周波数可変のクロック信号を
発生する回路を含んで構成し、制御回路などによって発
生されるクロック信号の周波数を制御するように構成す
ることもできる。
行う場合について説明したけれども、データの通信を行
う電子機器ならばコンピュータの通信に限定する必要は
ない。また送信クロック発生回路２２ｘｔ、２ｂの構成
は一例であって、たとえば周波数可変のクロック信号を
発生する回路を含んで構成し、制御回路などによって発
生されるクロック信号の周波数を制御するように構成す
ることもできる。
発明の詳細
な説明したように本発明によれば、半２重方式の双方向
通信を行う場合にシリアルデータの送信周波数が最適に
制御されるので、安定したシリアルデータの送受信を行
うことができ通信の信頼性を格段に向上することができ
る。
通信を行う場合にシリアルデータの送信周波数が最適に
制御されるので、安定したシリアルデータの送受信を行
うことができ通信の信頼性を格段に向上することができ
る。
第１図は本発明の一実施例の通信装置７の構成を示すブ
ロック図、第２図は通信装置７の通信機１ａの動作を説
明するためのタイムチャート、第３図は通信装置７の通
信機ｌｂの動作を説明するためのタイムチャート、第４
図は従来の技術の通信装置の動作を説明するためのタイ
ムチャートである。 ｌａ、ｌｂ・・・通信機、２ａ、２ｂ・・・コンピュー
タ、７・・・通信装置、１０ａ、１０ｂ・・・データ送
信回路、１２ａ、１２ｂ”・データ受信回路、１４ａ。 １４ｂ・・・フェーズロックドループ周波数シンセサイ
ザ回路、１６ａ、１６ｂ−・制御回路、１８ａ。 １８ｂ・・・切換スイッチ、２０ａ、２゛Ｏｂ・・・分
周回路、２２ａ、２２ｂ・・・送信クロック発生回路、
２４ａ、２４ｂ・・・クロック発生回路 代理人 弁理士 画数 圭一部
ロック図、第２図は通信装置７の通信機１ａの動作を説
明するためのタイムチャート、第３図は通信装置７の通
信機ｌｂの動作を説明するためのタイムチャート、第４
図は従来の技術の通信装置の動作を説明するためのタイ
ムチャートである。 ｌａ、ｌｂ・・・通信機、２ａ、２ｂ・・・コンピュー
タ、７・・・通信装置、１０ａ、１０ｂ・・・データ送
信回路、１２ａ、１２ｂ”・データ受信回路、１４ａ。 １４ｂ・・・フェーズロックドループ周波数シンセサイ
ザ回路、１６ａ、１６ｂ−・制御回路、１８ａ。 １８ｂ・・・切換スイッチ、２０ａ、２゛Ｏｂ・・・分
周回路、２２ａ、２２ｂ・・・送信クロック発生回路、
２４ａ、２４ｂ・・・クロック発生回路 代理人 弁理士 画数 圭一部
Claims (1)
- 【特許請求の範囲】 第１送受信手段および第２送受信手段の間で１本の信号
線を介して予め定められた一定期間Ｗ毎に一定データ長
のシリアルデータを交互に送信および受信して双方向通
信を行うシリアルデータ通信装置において、 第１送受信手段は、 周波数可変で、シリアルデータの送信周波数を決定する
ためのクロック信号を発生する第１クロック信号発生手
段と、 期間Ｗにおいて一定データ長のシリアルデータの受信終
了後の残余期間Ｗ１を計時する計時手段と、 該計時手段からの出力に基づいて、前記残余期間Ｗ１に
応じて送信時間が長くなるように第１クロック信号発生
手段に制御信号を出力し、シリアルデータの送信周波数
を低く設定する制御手段とを合み、 第２送受信手段は、 受信されたシリアルデータにおける伝送周波数のクロッ
ク信号を発生する第２クロック信号発生手段を含み、 この第２送受信手段においては、第２クロック信号発生
手段からのクロック信号に基づいてシリアルデータの送
信周波数が決定されるようにしたことを特徴とするシリ
アルデータ通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168027A JPH06103880B2 (ja) | 1988-07-05 | 1988-07-05 | シリアルデータ通信装置 |
| US07/374,868 US5022050A (en) | 1988-07-05 | 1989-07-03 | Serial data communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168027A JPH06103880B2 (ja) | 1988-07-05 | 1988-07-05 | シリアルデータ通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0217736A true JPH0217736A (ja) | 1990-01-22 |
| JPH06103880B2 JPH06103880B2 (ja) | 1994-12-14 |
Family
ID=15860459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168027A Expired - Fee Related JPH06103880B2 (ja) | 1988-07-05 | 1988-07-05 | シリアルデータ通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5022050A (ja) |
| JP (1) | JPH06103880B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416779A (en) * | 1989-01-27 | 1995-05-16 | British Telecommunications Public Limited Company | Time division duplex telecommunication system |
| US5239562A (en) * | 1991-11-05 | 1993-08-24 | At&T Bell Laboratories | Matching the clock phase of duplicated clock circuits |
| US5524237A (en) * | 1992-12-08 | 1996-06-04 | Zenith Electronics Corporation | Controlling data transfer between two microprocessors by receiving input signals to cease its data output and detect incoming data for reception and outputting data thereafter |
| US5347227A (en) * | 1992-12-10 | 1994-09-13 | At&T Bell Laboratories | Clock phase adjustment between duplicated clock circuits |
| US6157967A (en) * | 1992-12-17 | 2000-12-05 | Tandem Computer Incorporated | Method of data communication flow control in a data processing system using busy/ready commands |
| US5740199A (en) * | 1994-03-23 | 1998-04-14 | Motorola Inc. | High speed wire-or communication system and method therefor |
| US5568474A (en) * | 1995-01-30 | 1996-10-22 | Tempo Research Corporation | Ping-pong communication method and apparatus |
| DE19614979C2 (de) | 1995-04-20 | 2001-05-17 | Fujitsu Ltd | Hochfrequenz-Sende-Empfangs-Vorrichtung zur Datenkommunikation |
| US6049888A (en) * | 1996-03-04 | 2000-04-11 | Scanning Devices, Inc. | Method and apparatus for automatic communication configuration |
| GB2311195B (en) * | 1996-03-13 | 2000-03-15 | Madge Networks Ltd | Methods and apparatus for synchronizing a clock |
| US5859851A (en) * | 1996-04-12 | 1999-01-12 | Caterpillar Inc. | Programmable bit-collision adjustment circuitry for a bi-directional serial communication link |
| US8689572B2 (en) * | 2004-12-22 | 2014-04-08 | Emerson Electric Co. | Climate control system including responsive controllers |
| US7261243B2 (en) * | 2004-12-22 | 2007-08-28 | Emerson Electric Co. | Thermostat responsive to inputs from external devices |
| CN114665173B (zh) * | 2022-05-19 | 2022-08-26 | 四川千里倍益康医疗科技股份有限公司 | 基于单信号线的双向通信方法及装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3618025A (en) * | 1968-09-20 | 1971-11-02 | Nippon Electric Co | Pulse phase control apparatus for pulse communications systems |
| US3852534A (en) * | 1973-06-07 | 1974-12-03 | Us Army | Method and apparatus for synchronizing pseudorandom coded data sequences |
| US4404672A (en) * | 1980-03-28 | 1983-09-13 | Nippon Electric Co., Ltd. | Subscriber terminal for use in a time shared bidirectional digital communication network |
| JPS61219237A (ja) * | 1985-03-26 | 1986-09-29 | Anritsu Corp | 双方向性時分割光通信用端局装置 |
| US4637016A (en) * | 1985-05-09 | 1987-01-13 | Northern Telecom Limited | Frame synchronization circuit for digital transmission system |
| US4815099A (en) * | 1987-07-30 | 1989-03-21 | Iwatsu Electric Co., Ltd. | Data circuit-terminating equipment |
-
1988
- 1988-07-05 JP JP63168027A patent/JPH06103880B2/ja not_active Expired - Fee Related
-
1989
- 1989-07-03 US US07/374,868 patent/US5022050A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5022050A (en) | 1991-06-04 |
| JPH06103880B2 (ja) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4973860A (en) | Circuit for synchronizing an asynchronous input signal to a high frequency clock | |
| US7426247B2 (en) | Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof | |
| US5509038A (en) | Multi-path data synchronizer system and method | |
| EP1262022B1 (en) | Method and circuit for transmitting data between pseudo-synchronized channels | |
| JPH0217736A (ja) | シリアルデータ通信装置 | |
| US6188286B1 (en) | Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator | |
| JPH03145818A (ja) | ディジタル位相整合装置 | |
| JP2004509510A (ja) | データ同期化方法 | |
| US6118314A (en) | Circuit assembly and method of synchronizing plural circuits | |
| US5347227A (en) | Clock phase adjustment between duplicated clock circuits | |
| US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| US7017070B1 (en) | Apparatus for synchronization of double data rate signaling | |
| CN100454803C (zh) | 一种快速无毛刺的时钟倒换方法和装置 | |
| US5943373A (en) | External protocol hooks system and method | |
| JPH03171945A (ja) | ディジタルシステム | |
| JPH01314447A (ja) | ヒットレス切替制御回路 | |
| JPH0834457B2 (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JPS60254939A (ja) | 位相整列回路 | |
| JPS63207234A (ja) | 同期デ−タ伝送方式 | |
| JP2953872B2 (ja) | 高速信号伝送装置 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPS6172443A (ja) | デイジタル多重化伝送システムの同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |