JPH06103880B2 - シリアルデータ通信装置 - Google Patents
シリアルデータ通信装置Info
- Publication number
- JPH06103880B2 JPH06103880B2 JP63168027A JP16802788A JPH06103880B2 JP H06103880 B2 JPH06103880 B2 JP H06103880B2 JP 63168027 A JP63168027 A JP 63168027A JP 16802788 A JP16802788 A JP 16802788A JP H06103880 B2 JPH06103880 B2 JP H06103880B2
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- signal
- communication device
- data
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、１本の信号線で予め定められた一定期間Ｗ毎
に時分割で交互に送信および受信して双方向通信、いわ
ゆる半２重通信を行うシリアルデータ通信装置に関す
る。
に時分割で交互に送信および受信して双方向通信、いわ
ゆる半２重通信を行うシリアルデータ通信装置に関す
る。
従来の技術 従来から、シリアルデータを通信するに当たって、全２
重方式と半２重方式との２つの方式が一般的に用いられ
る。全２重方式においては、２本の信号線を使用し、１
本の信号線は一方方向のシリアルデータの転送に用いら
れ、もう１本の信号線は他方方向のシリアルデータの伝
送に用いられる。このような全２重方式はたとえば音響
信号をリアルタイムで通信する場合などに用いられる。
重方式と半２重方式との２つの方式が一般的に用いられ
る。全２重方式においては、２本の信号線を使用し、１
本の信号線は一方方向のシリアルデータの転送に用いら
れ、もう１本の信号線は他方方向のシリアルデータの伝
送に用いられる。このような全２重方式はたとえば音響
信号をリアルタイムで通信する場合などに用いられる。
しかしながら全２重方式の通信においては、長距離で通
信を行う場合に２本の信号線を用いるために信号線の敷
設などの工事が大がかりになってしまうという問題があ
る。また２本の信号線を必要とするのでコストアップを
招来する。
信を行う場合に２本の信号線を用いるために信号線の敷
設などの工事が大がかりになってしまうという問題があ
る。また２本の信号線を必要とするのでコストアップを
招来する。
半２重方式の通信においては、１本の信号線において双
方向の通信が行われる。すなわち時分割された時間にお
いて、シリアルデータが双方向に伝送される。
方向の通信が行われる。すなわち時分割された時間にお
いて、シリアルデータが双方向に伝送される。
第４図は、従来技術の半２重方式の通信動作を説明する
ための図である。シリアルデータAi（ｉ＝1,2,3,…）は
通信機ａから送信され、通信機ｂに受信される。またシ
リアルデータBiは通信機ｂから送信され、通信機ａで受
信される。各シリアルデータAi,Biは通常同一のデータ
長をそれぞれ有している。また各シリアルデータAi,Bi
は予め定められた期間Ｗ内の期間Waにおいて伝送され
る。期間Wbにおいてはシリアルデータは信号ラインに導
出されておらず、このような期間Wbは通信機a,bの双方
が同時にシリアルデータの送信を行う事態、いわゆるデ
ータの衝突を防止するために設けられる。このように半
２重方式の通信においては期間Ｗ毎にシリアルデータの
伝送方向を切換え、双方向通信が行われる。
ための図である。シリアルデータAi（ｉ＝1,2,3,…）は
通信機ａから送信され、通信機ｂに受信される。またシ
リアルデータBiは通信機ｂから送信され、通信機ａで受
信される。各シリアルデータAi,Biは通常同一のデータ
長をそれぞれ有している。また各シリアルデータAi,Bi
は予め定められた期間Ｗ内の期間Waにおいて伝送され
る。期間Wbにおいてはシリアルデータは信号ラインに導
出されておらず、このような期間Wbは通信機a,bの双方
が同時にシリアルデータの送信を行う事態、いわゆるデ
ータの衝突を防止するために設けられる。このように半
２重方式の通信においては期間Ｗ毎にシリアルデータの
伝送方向を切換え、双方向通信が行われる。
発明が解決しようとする課題 前記従来技術の半２重方式の通信においては、長距離の
通信を行う場合に、シリアルデータの遅延によってデー
タの衝突を発生する。このデータの衝突を防止するため
には、前記期間Wbを長く設定しなければならない。期間
Wbが長く設定されると期間Waが短くなり、この短くなっ
た期間Waにおいて、一定データ長のシリアルデータを伝
送しなければならない。したがってシリアルデータの伝
送周波数が高くなり、伝送路でのジッタなどの時間的な
ゆらぎの影響によって安定したシリアルデータの伝送が
困難になってしまう。通常、期間Wbは長距離を通信を行
うことを想定して設定する必要があり、このような通信
を行う通信装置は通信の信頼性に劣る。
通信を行う場合に、シリアルデータの遅延によってデー
タの衝突を発生する。このデータの衝突を防止するため
には、前記期間Wbを長く設定しなければならない。期間
Wbが長く設定されると期間Waが短くなり、この短くなっ
た期間Waにおいて、一定データ長のシリアルデータを伝
送しなければならない。したがってシリアルデータの伝
送周波数が高くなり、伝送路でのジッタなどの時間的な
ゆらぎの影響によって安定したシリアルデータの伝送が
困難になってしまう。通常、期間Wbは長距離を通信を行
うことを想定して設定する必要があり、このような通信
を行う通信装置は通信の信頼性に劣る。
本発明の目的は、上記技術的課題を解決し、半２重方式
で安定したシリアルデータの通信を行うことができ、通
信の信頼性を向上したシリアルデータ通信装置を提供す
ることである。
で安定したシリアルデータの通信を行うことができ、通
信の信頼性を向上したシリアルデータ通信装置を提供す
ることである。
課題を解決するための手段 本発明は、第１送受信手段および第２送受信手段の間で
１本の信号線を介して予め定められた一定期間Ｗ毎に一
定データ長のシリアルデータを交互に送信および受信し
て双方向通信を行うシリアルデータ通信装置において、 第１送受信手段は、 周波数可変で、シリアルデータの送信周波数を決定する
ためのクロック信号を発生する第１クロック信号発生手
段と、 期間Ｗにおいて一定データ長のシリアルデータの受信終
了後の残余期間W1を計時する計時手段と、 該計時手段からの出力に基づいて、前記残余期間W1に応
じて送信時間が長くなるように第１クロック信号発生手
段に制御信号を出力し、シリアルデータの送信周波数を
低く設定する制御手段とを含み、 第２送受信手段は、 受信されたシリアルデータにおける伝送周波数のクロッ
ク信号を発生する第２クロック信号発生手段を含み、 この第２送受信手段においては、第２クロック信号発生
手段からのクロック信号に基づいてシリアルデータの送
信周波数が決定されるようにしたことを特徴とするシリ
アルデータ通信装置である。
１本の信号線を介して予め定められた一定期間Ｗ毎に一
定データ長のシリアルデータを交互に送信および受信し
て双方向通信を行うシリアルデータ通信装置において、 第１送受信手段は、 周波数可変で、シリアルデータの送信周波数を決定する
ためのクロック信号を発生する第１クロック信号発生手
段と、 期間Ｗにおいて一定データ長のシリアルデータの受信終
了後の残余期間W1を計時する計時手段と、 該計時手段からの出力に基づいて、前記残余期間W1に応
じて送信時間が長くなるように第１クロック信号発生手
段に制御信号を出力し、シリアルデータの送信周波数を
低く設定する制御手段とを含み、 第２送受信手段は、 受信されたシリアルデータにおける伝送周波数のクロッ
ク信号を発生する第２クロック信号発生手段を含み、 この第２送受信手段においては、第２クロック信号発生
手段からのクロック信号に基づいてシリアルデータの送
信周波数が決定されるようにしたことを特徴とするシリ
アルデータ通信装置である。
作用 本発明に従えば、第１送信手段および第２送信手段の間
では、１本の信号線を介して予め定められた一定期間Ｗ
毎に一定データ長のシリアルデータが交互に送信および
受信される。このとき第１送信手段では第１クロック信
号発生手段で発生されるクロック信号によって、シリア
ルデータの送信周波数が決定される。
では、１本の信号線を介して予め定められた一定期間Ｗ
毎に一定データ長のシリアルデータが交互に送信および
受信される。このとき第１送信手段では第１クロック信
号発生手段で発生されるクロック信号によって、シリア
ルデータの送信周波数が決定される。
第１送受信手段においては、この第１送受信手段が期間
Ｗにおいて第２送受信手段からのシリアルデータを受信
したときに、期間Ｗにおけるその一定データ長のシリア
ルデータの受信終了後の残余期間W1が計時手段によって
計時される。制御手段は計時手段からの出力に基づいて
前記残余期間W1に応じて送信時間が長くなるように第１
クロック信号発生手段に制御信号を出力し、シリアルデ
ータの送信周波数を低くなるように設定する。
Ｗにおいて第２送受信手段からのシリアルデータを受信
したときに、期間Ｗにおけるその一定データ長のシリア
ルデータの受信終了後の残余期間W1が計時手段によって
計時される。制御手段は計時手段からの出力に基づいて
前記残余期間W1に応じて送信時間が長くなるように第１
クロック信号発生手段に制御信号を出力し、シリアルデ
ータの送信周波数を低くなるように設定する。
また第２送受信手段においては、第２クロック信号発生
手段は第１送受信手段から送信されたシリアルデータを
受信したときの伝送周波数のクロック信号を発生し、こ
のクロック信号に基づいてシリアルデータの送信周波数
が決定される。
手段は第１送受信手段から送信されたシリアルデータを
受信したときの伝送周波数のクロック信号を発生し、こ
のクロック信号に基づいてシリアルデータの送信周波数
が決定される。
したがって第１送受信手段において、シリアルデータの
送信周波数を、シリアルデータの伝送における遅延時間
に対応して可能な限り低く設定することができる。
送信周波数を、シリアルデータの伝送における遅延時間
に対応して可能な限り低く設定することができる。
実施例 第１図は、本発明の一実施例の通信装置７の構成を示す
ブロック図である。通信装置７は、通信機1a,1bと通信
ケーブル３とを含んで構成され、たとえばコンピュータ
2a,2b間に介在される。コンピュータ2a,2bはこの通信装
置７を介してシリアルデータの通信を行う。なお、通信
機1a,1bは同様に構成されており、対応する部分には同
一の数字にａおよびｂを付した参照符を用いて表す。
ブロック図である。通信装置７は、通信機1a,1bと通信
ケーブル３とを含んで構成され、たとえばコンピュータ
2a,2b間に介在される。コンピュータ2a,2bはこの通信装
置７を介してシリアルデータの通信を行う。なお、通信
機1a,1bは同様に構成されており、対応する部分には同
一の数字にａおよびｂを付した参照符を用いて表す。
まず、最初にコンピュータ2aからデータを送信するに当
たって、インタフェース5aを介して通信機1aの端子8aに
はハイレベルの信号が導出される。これによって通信機
1aは後述するように第１送受信手段として設定される コンピュータ2aからは、ライン1aを介してインタフェ
ース5aにデータが送出される。インタフェース5aから
は、ラインl2aを介して通信機1aの端子4aにデータ信号M
Daが導出される。
たって、インタフェース5aを介して通信機1aの端子8aに
はハイレベルの信号が導出される。これによって通信機
1aは後述するように第１送受信手段として設定される コンピュータ2aからは、ライン1aを介してインタフェ
ース5aにデータが送出される。インタフェース5aから
は、ラインl2aを介して通信機1aの端子4aにデータ信号M
Daが導出される。
通信機1aは、データ送信回路10aと、データ受信回路12a
と、フェーズロックドループ周波数シンセサイザ回路
（以下、PLL回路と略称する）14aと、切換信号発生回路
16aと、送信クロック発生回路22aと、クロック発生回路
24aと、分周回路20aと、切換スイッチ18a,26aとを含ん
で構成される。前述した端子8aに導出されたハイレベル
の信号は送信クロック発生回路22aおよび切換スイッチ1
8aに与えられる。
と、フェーズロックドループ周波数シンセサイザ回路
（以下、PLL回路と略称する）14aと、切換信号発生回路
16aと、送信クロック発生回路22aと、クロック発生回路
24aと、分周回路20aと、切換スイッチ18a,26aとを含ん
で構成される。前述した端子8aに導出されたハイレベル
の信号は送信クロック発生回路22aおよび切換スイッチ1
8aに与えられる。
端子4aに導出されたシリアルデータ信号MDaは、データ
送信回路10aに与えられる。このデータ送信回路10aは、
後述する送信クロック発生回路22aから出力されるシリ
アルクロック信号CLKに同期し、後述する切換スイッチ1
8aからの信号Saがハイレベルである期間内にシリアルデ
ータ信号MHDaをラインl3aに出力する。このラインl3a
は、切換スイッチ26aの個別接点31aに接続されている。
送信回路10aに与えられる。このデータ送信回路10aは、
後述する送信クロック発生回路22aから出力されるシリ
アルクロック信号CLKに同期し、後述する切換スイッチ1
8aからの信号Saがハイレベルである期間内にシリアルデ
ータ信号MHDaをラインl3aに出力する。このラインl3a
は、切換スイッチ26aの個別接点31aに接続されている。
後述する信号Saがハイレベルである場合には、この切換
スイッチ26aの個別接点31aは共通接点30aに導通されて
おり、シリアルデータ信号MHDaは共通接点30aを介して
通信ケーブル３に導出される。
スイッチ26aの個別接点31aは共通接点30aに導通されて
おり、シリアルデータ信号MHDaは共通接点30aを介して
通信ケーブル３に導出される。
通信ケーブル３はたとえば信号線であるライン3aとライ
ン3eとからなる。ライン3eは通信機1aおよび後述する通
信機1bにおいて接地されている。このようにしてライン
3aに導出されたシリアルデータ信号MHDaは、切換スイッ
チ26aを介して通信ケーブル３のライン3aに導出され、
通信機1bに出力される。
ン3eとからなる。ライン3eは通信機1aおよび後述する通
信機1bにおいて接地されている。このようにしてライン
3aに導出されたシリアルデータ信号MHDaは、切換スイッ
チ26aを介して通信ケーブル３のライン3aに導出され、
通信機1bに出力される。
一方、通信機1bから通信ケーブル３を介して出力された
シリアルデータ信号SHDbは、通信機1aにおいて切換スイ
ッチ26aの共通接点30aに与えられる。通信機1aにおいて
は切換スイッチ18aから信号Saがローレベルである期間
にシリアルデータが受信される。信号Saがローレベルで
あるときに切換スイッチ26aは共通接点30aと個別接点32
aとを導通状態とするので、通信ケーブル３に導出され
たシリアルデータ信号SHDbは、シリアルデータ信号SHDa
として切換スイッチ26aを介してデータ受信回路12aに与
えられる。またこのシリアルデータ信号SHDaは、PLL回
路14aにも与えられ、PLL回路14aは、シリアルデータ信
号SHDaの伝送周波数にロックし、この伝送周波数のクロ
ック信号SCKaをデータ受信回路12aに導出する。データ
受信回路12aでは、シリアルデータ信号SHDaを、クロッ
ク信号SCKaに同期して受信し、データ信号SDaを端子6a
に導出する。
シリアルデータ信号SHDbは、通信機1aにおいて切換スイ
ッチ26aの共通接点30aに与えられる。通信機1aにおいて
は切換スイッチ18aから信号Saがローレベルである期間
にシリアルデータが受信される。信号Saがローレベルで
あるときに切換スイッチ26aは共通接点30aと個別接点32
aとを導通状態とするので、通信ケーブル３に導出され
たシリアルデータ信号SHDbは、シリアルデータ信号SHDa
として切換スイッチ26aを介してデータ受信回路12aに与
えられる。またこのシリアルデータ信号SHDaは、PLL回
路14aにも与えられ、PLL回路14aは、シリアルデータ信
号SHDaの伝送周波数にロックし、この伝送周波数のクロ
ック信号SCKaをデータ受信回路12aに導出する。データ
受信回路12aでは、シリアルデータ信号SHDaを、クロッ
ク信号SCKaに同期して受信し、データ信号SDaを端子6a
に導出する。
端子6aは、ラインl5aを介してインターフェース5aに接
続されており、データ信号SDaはラインl5a、インターフ
ェース5aおよびラインl4aを介してコンピュータ2aに出
力される。
続されており、データ信号SDaはラインl5a、インターフ
ェース5aおよびラインl4aを介してコンピュータ2aに出
力される。
前述したシリアルクロック信号CLKを発生する送信クロ
ック発生回路22aは制御手段である制御回路11aと、計数
手段であるカウンタ9aと、可変分周回路13aと、切換ス
イッチ15aとを含んで構成される。可変分周回路13aと後
述するクロック発生回路24aとは、第１クロック信号発
生手段を構成する。
ック発生回路22aは制御手段である制御回路11aと、計数
手段であるカウンタ9aと、可変分周回路13aと、切換ス
イッチ15aとを含んで構成される。可変分周回路13aと後
述するクロック発生回路24aとは、第１クロック信号発
生手段を構成する。
前述した端子8aに導出されたハイレベルの信号は切換ス
イッチ15aに与えられ、これによって切換スイッチ15aは
共通接点33aと個別接点35aとを導通状態とする。したが
って送信クロック発生回路22aではクロック発生回路24a
からのクロック信号CKを可変分周器13aで分周した信号
をシリアルクロック信号CLKとしてデータ送信回路10aに
出力する。
イッチ15aに与えられ、これによって切換スイッチ15aは
共通接点33aと個別接点35aとを導通状態とする。したが
って送信クロック発生回路22aではクロック発生回路24a
からのクロック信号CKを可変分周器13aで分周した信号
をシリアルクロック信号CLKとしてデータ送信回路10aに
出力する。
可変分周回路13aでの分周比は、制御回路11aによって設
定される。この制御回路11aには、後述する切換スイッ
チ18aからの切換信号Saと、切換信号発生回路16aからの
信号が与えられており、これによってカウンタ9aを能動
化し、カウンタ9aの計数値に基づいて可変分周回路13a
での分周比が設定される。
定される。この制御回路11aには、後述する切換スイッ
チ18aからの切換信号Saと、切換信号発生回路16aからの
信号が与えられており、これによってカウンタ9aを能動
化し、カウンタ9aの計数値に基づいて可変分周回路13a
での分周比が設定される。
クロック発生回路24aからのクロック信号CKは分周回路2
0aにも与えられ、分周回路20aはクロック信号CKを一定
の分周比で分周する。分周された信号は切換スイッチ18
aに与えられる。
0aにも与えられ、分周回路20aはクロック信号CKを一定
の分周比で分周する。分周された信号は切換スイッチ18
aに与えられる。
前述したシリアルデータ信号SHDaおよびPLL回路14aの出
力するクロック信号SCKaは、切換信号発生回路16aにも
与えられる。またこの切換信号発生回路16aにはクロッ
ク発生回路24aからのクロック信号CKも与えられ、切換
信号発生回路16aでは分周回路20aの出力する信号と同一
周波数で、前記通信ケーブル３における遅延時間に応じ
て位相のずれた信号を切換スイッチ18aに出力する。切
換スイッチ18aでは端子8aに導出されている信号がハイ
レベルのときには、個別接点38aと共通接点36aとを導通
状態とし、分周回路20aからの信号を切換信号Saとして
出力する。
力するクロック信号SCKaは、切換信号発生回路16aにも
与えられる。またこの切換信号発生回路16aにはクロッ
ク発生回路24aからのクロック信号CKも与えられ、切換
信号発生回路16aでは分周回路20aの出力する信号と同一
周波数で、前記通信ケーブル３における遅延時間に応じ
て位相のずれた信号を切換スイッチ18aに出力する。切
換スイッチ18aでは端子8aに導出されている信号がハイ
レベルのときには、個別接点38aと共通接点36aとを導通
状態とし、分周回路20aからの信号を切換信号Saとして
出力する。
通信機1bは前述した通信機1aと同様な構成であるけれど
も、通信機1aからのシリアルデータを受信するに当たっ
て、端子8bにはローレベルの信号が導出される。これに
よって切換スイッチ18bにおいては、共通接点36bと個別
接点37bとが導通状態となる。したがって切換信号発生
回路16bからの信号が、切換スイッチ18bから切換信号Sb
として出力される。
も、通信機1aからのシリアルデータを受信するに当たっ
て、端子8bにはローレベルの信号が導出される。これに
よって切換スイッチ18bにおいては、共通接点36bと個別
接点37bとが導通状態となる。したがって切換信号発生
回路16bからの信号が、切換スイッチ18bから切換信号Sb
として出力される。
また切換スイッチ15bにおいては、個別接点34bと共通接
点33bとが導通状態となるので、データ送信回路10bには
PLL回路14bから出力されるクロック信号SCKbがシリアル
クロック信号として出力される。このときPLL回路14bは
データの送信時においては、データの受信時にロックさ
れた周波数を保持してクロック信号SCKbを出力する。PL
L回路14bは第２クロック信号発生手段を構成する。
点33bとが導通状態となるので、データ送信回路10bには
PLL回路14bから出力されるクロック信号SCKbがシリアル
クロック信号として出力される。このときPLL回路14bは
データの送信時においては、データの受信時にロックさ
れた周波数を保持してクロック信号SCKbを出力する。PL
L回路14bは第２クロック信号発生手段を構成する。
このように通信機1bにおいては端子8bにローレベルの信
号が導出され、これによって第２送受信手段として設定
される。
号が導出され、これによって第２送受信手段として設定
される。
第２図は、通信機1aの動作を説明するためのタイムチャ
ートであり、第３図は通信機1bの動作を説明するための
タイムチャートである。以下これらの図面を参照してコ
ンピュータ2a,2b間の通信動作を説明する。通信機1aの
端子4aには第２図（１）を示されるデータ信号MDaが導
出される。通信機1aの端子8aにはハイレベルの信号が導
出されているので、データ送信回路10aには第２図
（７）に示されるシリアルクロック信号CLKと、第２図
（３）に示される切換信号Saとが与えられる。
ートであり、第３図は通信機1bの動作を説明するための
タイムチャートである。以下これらの図面を参照してコ
ンピュータ2a,2b間の通信動作を説明する。通信機1aの
端子4aには第２図（１）を示されるデータ信号MDaが導
出される。通信機1aの端子8aにはハイレベルの信号が導
出されているので、データ送信回路10aには第２図
（７）に示されるシリアルクロック信号CLKと、第２図
（３）に示される切換信号Saとが与えられる。
データ信号MDaとして第２図（１）に示されるように、
コンピュータ2aからインターフェース5aを介してデータ
MDi（ｉ＝1,2,3…）が導出される場合について説明す
る。データ送信回路10aはシリアルクロック信号Saが立
上る時刻t0からシリアルクロック信号CLKに同期して第
２図（２）に示されるようにシリアルデータ信号MHDaを
構成するシリアルデータMHD1を、期間W2で送信する。こ
の場合には、可変分周回路13aにおける分周比は初期値
たとえば「１」に設定されており、クロック発生回路24
aからは第２図（６）に示される周波数０のクロック
信号CKが発生されるので、シリアルクロック信号CLKの
周波数、すなわちシリアルデータ信号MHDaの送信周波数
は周波数０に設定される。
コンピュータ2aからインターフェース5aを介してデータ
MDi（ｉ＝1,2,3…）が導出される場合について説明す
る。データ送信回路10aはシリアルクロック信号Saが立
上る時刻t0からシリアルクロック信号CLKに同期して第
２図（２）に示されるようにシリアルデータ信号MHDaを
構成するシリアルデータMHD1を、期間W2で送信する。こ
の場合には、可変分周回路13aにおける分周比は初期値
たとえば「１」に設定されており、クロック発生回路24
aからは第２図（６）に示される周波数０のクロック
信号CKが発生されるので、シリアルクロック信号CLKの
周波数、すなわちシリアルデータ信号MHDaの送信周波数
は周波数０に設定される。
通信機1aから送信されたシリアルデータMHD1は、通信ケ
ーブル３への遅延期間Wcだけ遅れて通信機1bによって受
信される。
ーブル３への遅延期間Wcだけ遅れて通信機1bによって受
信される。
第３図を参照して通信機1aから出力されたシリアルデー
タMHD1は第３図（１）に示されるようにシリアルデータ
信号MHDbのシリアルデータMHD1として受信される。PLL
回路14bは、受信されたシリアルデータ信号MHDbの送信
周波数でロックするので、PLL回路14bからは第３図
（５）に示される周波数０のクロック信号SCKbが出力
される。
タMHD1は第３図（１）に示されるようにシリアルデータ
信号MHDbのシリアルデータMHD1として受信される。PLL
回路14bは、受信されたシリアルデータ信号MHDbの送信
周波数でロックするので、PLL回路14bからは第３図
（５）に示される周波数０のクロック信号SCKbが出力
される。
このとき通信機1bの端子4bには、第３図（２）に示され
るデータ信号SDbが導出されている。データ送信回路10b
では、前述したクロック信号SCKbがシリアルクロック信
号として導出されており、切換信号として第３図（３）
に示される信号Sbが導出されている。したがって時刻t5
から期間Ｗだけ経過した後の時刻t6で切換信号Sbは立上
り、データ送信回路10bはこの時刻t6からクロック信号S
CKbに同期して第３図（４）に示されるシリアルデータ
信号SHDbのシリアルデータSHD1を送信する。通信ケーブ
ル３の通信機1b端に導出される信号HDbは第３図（６）
に示される。
るデータ信号SDbが導出されている。データ送信回路10b
では、前述したクロック信号SCKbがシリアルクロック信
号として導出されており、切換信号として第３図（３）
に示される信号Sbが導出されている。したがって時刻t5
から期間Ｗだけ経過した後の時刻t6で切換信号Sbは立上
り、データ送信回路10bはこの時刻t6からクロック信号S
CKbに同期して第３図（４）に示されるシリアルデータ
信号SHDbのシリアルデータSHD1を送信する。通信ケーブ
ル３の通信機1b端に導出される信号HDbは第３図（６）
に示される。
第２図に戻って、通信機1aは、時刻t1よりも遅延時間の
２倍の時間2Wcだけ経過した後に、通信機1bからのシリ
アルデータSHD1を受信する。第２図（８）に示されるシ
リアルデータSHD1は、期間W2に亘って通信機1aに受信さ
れ、第２図（５）に示されるクロック信号SCKaで同期が
外される。この後時刻t2から時刻t4の期間には、データ
受信回路12aから第２図（９）に示されるデータSD1がイ
ンタフェース5aを介してコンピュータ2aに出力される。
２倍の時間2Wcだけ経過した後に、通信機1bからのシリ
アルデータSHD1を受信する。第２図（８）に示されるシ
リアルデータSHD1は、期間W2に亘って通信機1aに受信さ
れ、第２図（５）に示されるクロック信号SCKaで同期が
外される。この後時刻t2から時刻t4の期間には、データ
受信回路12aから第２図（９）に示されるデータSD1がイ
ンタフェース5aを介してコンピュータ2aに出力される。
前記シリアルデータSHD1の受信終了後から切換信号Saが
次に立上る時刻t2までの期間W1はカウンタ9aによって計
時される。制御回路11aは、この期間W1の長さに応じて
可変分周器13aの分周比を変化させる。これによってデ
ータ送信回路10aに出力されるシリアルクロック信号CLK
の周波数は、時刻t2において周波数１に変化される。
次に立上る時刻t2までの期間W1はカウンタ9aによって計
時される。制御回路11aは、この期間W1の長さに応じて
可変分周器13aの分周比を変化させる。これによってデ
ータ送信回路10aに出力されるシリアルクロック信号CLK
の周波数は、時刻t2において周波数１に変化される。
時刻t0から時刻t2の期間にコンピュータ2aからインター
フェース5aを介して端子4aに導出されたデータMD2は、
時刻t2から周波数１のシリアルクロック信号CLKに同
期して、期間W2よりも長い期間W3に亘って出力される。
通信ケーブル３の通信機1a端に導出される信号HDaは第
２図（４）に示される。この信号HDaと前述した第３図
（６）に示された信号HDbとは遅延時間Wcだけデータの
導出される時刻が前後にずれている。
フェース5aを介して端子4aに導出されたデータMD2は、
時刻t2から周波数１のシリアルクロック信号CLKに同
期して、期間W2よりも長い期間W3に亘って出力される。
通信ケーブル３の通信機1a端に導出される信号HDaは第
２図（４）に示される。この信号HDaと前述した第３図
（６）に示された信号HDbとは遅延時間Wcだけデータの
導出される時刻が前後にずれている。
通信機1bでは、時刻t2よりも遅延時間Wcだけ遅れた時刻
t7からシリアルデータMHD2を受信し、時刻t3から遅延時
間Wcだけ経過した後の時刻t8からシリアルデータSHD2を
周波数１のシリアルクロック信号SCKbに同期して期間
W3内に亘って導出する。
t7からシリアルデータMHD2を受信し、時刻t3から遅延時
間Wcだけ経過した後の時刻t8からシリアルデータSHD2を
周波数１のシリアルクロック信号SCKbに同期して期間
W3内に亘って導出する。
通信機1bにおいて時刻t7から時刻t9においては、時刻t5
から期間W2に亘って受信されたシリアルデータMHD1が第
３図（７）に示されるデータ信号MDbのデータMD1として
データ受信回路12bからインターフェース5bを介してコ
ンピュータ2bに導出される。
から期間W2に亘って受信されたシリアルデータMHD1が第
３図（７）に示されるデータ信号MDbのデータMD1として
データ受信回路12bからインターフェース5bを介してコ
ンピュータ2bに導出される。
通信機1bから通信ケーブル３に出力されたシリアルデー
タSHD2は、時刻t8よりも遅延時間Wcだけ遅れた時刻t10
から期間W3に亘って通信機1aで受信される。このときシ
リアルデータSHD2の受信終了から、次に切換信号Saが立
上る時刻t4までの期間W1aは前述した期間W1に比較して
短くなっている。時刻t2から時刻t4までの期間において
は、前述した動作によって受信されたシリアルデータSH
D1がデータ受信回路12aによって同期が外されて端子6a
を介してデータ信号SDaのデータSD1としてインターフェ
ース5aを介してコンピュータ2aに出力される。データ信
号SDaは第２図（９）に示されている。このような動作
が繰返されてコンピュータ2a,2b間で通信が行われる。
タSHD2は、時刻t8よりも遅延時間Wcだけ遅れた時刻t10
から期間W3に亘って通信機1aで受信される。このときシ
リアルデータSHD2の受信終了から、次に切換信号Saが立
上る時刻t4までの期間W1aは前述した期間W1に比較して
短くなっている。時刻t2から時刻t4までの期間において
は、前述した動作によって受信されたシリアルデータSH
D1がデータ受信回路12aによって同期が外されて端子6a
を介してデータ信号SDaのデータSD1としてインターフェ
ース5aを介してコンピュータ2aに出力される。データ信
号SDaは第２図（９）に示されている。このような動作
が繰返されてコンピュータ2a,2b間で通信が行われる。
このように本実施例においては、通信ケーブル３での遅
延時間Wcに応じて通信機1aでシリアルデータの伝送周波
数を変化するように構成したので、遅延時間Wcが短いほ
ど、データの伝送周波数は低く設定される。したがって
通信ケーブル３でのジッタなどと呼ばれる時間的なゆら
ぎの影響を受けることを防止して確実な通信を行うこと
ができる。
延時間Wcに応じて通信機1aでシリアルデータの伝送周波
数を変化するように構成したので、遅延時間Wcが短いほ
ど、データの伝送周波数は低く設定される。したがって
通信ケーブル３でのジッタなどと呼ばれる時間的なゆら
ぎの影響を受けることを防止して確実な通信を行うこと
ができる。
本実施例においてはコンピュータ2a,2b間で通信を行う
場合について説明したけれども、データの通信を行う電
子機器ならばコンピュータの通信に限定する必要はな
い。また送信クロック発生回路22a,2bの構成は一例であ
って、たとえば周波数可変のクロック信号を発生する回
路を含んで構成し、制御回路などによって発生されるク
ロック信号の周波数を制御するように構成することもで
きる。
場合について説明したけれども、データの通信を行う電
子機器ならばコンピュータの通信に限定する必要はな
い。また送信クロック発生回路22a,2bの構成は一例であ
って、たとえば周波数可変のクロック信号を発生する回
路を含んで構成し、制御回路などによって発生されるク
ロック信号の周波数を制御するように構成することもで
きる。
発明の効果 以上説明したように本発明によれば、半２重方式の双方
向通信を行う場合にシリアルデータの送信周波数が最適
に制御されるので、安定したシリアルデータの送受信を
行うことができ通信の信頼性を格段に向上することがで
きる。
向通信を行う場合にシリアルデータの送信周波数が最適
に制御されるので、安定したシリアルデータの送受信を
行うことができ通信の信頼性を格段に向上することがで
きる。
第１図は本発明の一実施例の通信装置７の構成を示すブ
ロック図、第２図は通信装置７の通信機1aの動作を説明
するためのタイムチャート、第３図は通信装置７の通信
機1bの動作を説明するためのタイムチャート、第４図は
従来の技術の通信装置の動作を説明するためのタイムチ
ャートである。 1a,1b……通信機、2a,2b……コンピュータ、７……通信
装置、10a,10b……データ送信回路、12a,12b……データ
受信回路、14a,14b……フェーズロックドループ周波数
シンセサイザ回路、16a,16b……制御回路、18a,18b……
切換スイッチ、20a,20b……分周回路、22a,22b……送信
クロック発生回路、24a,24b……クロック発生回路
ロック図、第２図は通信装置７の通信機1aの動作を説明
するためのタイムチャート、第３図は通信装置７の通信
機1bの動作を説明するためのタイムチャート、第４図は
従来の技術の通信装置の動作を説明するためのタイムチ
ャートである。 1a,1b……通信機、2a,2b……コンピュータ、７……通信
装置、10a,10b……データ送信回路、12a,12b……データ
受信回路、14a,14b……フェーズロックドループ周波数
シンセサイザ回路、16a,16b……制御回路、18a,18b……
切換スイッチ、20a,20b……分周回路、22a,22b……送信
クロック発生回路、24a,24b……クロック発生回路
Claims (1)
- 【請求項１】第１送受信手段および第２送受信手段の間
で１本の信号線を介して予め定められた一定期間Ｗ毎に
一定データ長のシリアルデータを交互に送信および受信
して双方向通信を行うシリアルデータ通信装置におい
て、 第１送受信手段は、 周波数可変で、シリアルデータの送信周波数を決定する
ためのクロック信号を発生する第１クロック信号発生手
段と、 期間Ｗにおいて一定データ長のシリアルデータの受信終
了後の残余期間W1を計時する計時手段と、 該計時手段からの出力に基づいて、前記残余期間W1に応
じて送信時間が長くなるように第１クロック信号発生手
段に制御信号を出力し、シリアルデータの送信周波数を
低く設定する制御手段とを含み、 第２送受信手段は、 受信されたシリアルデータにおける伝送周波数のクロッ
ク信号を発生する第２クロック信号発生手段を含み、 この第２送受信手段においては、第２クロック信号発生
手段からのクロック信号に基づいてシリアルデータの送
信周波数が決定されるようにしたことを特徴とするシリ
アルデータ通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168027A JPH06103880B2 (ja) | 1988-07-05 | 1988-07-05 | シリアルデータ通信装置 |
| US07/374,868 US5022050A (en) | 1988-07-05 | 1989-07-03 | Serial data communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168027A JPH06103880B2 (ja) | 1988-07-05 | 1988-07-05 | シリアルデータ通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0217736A JPH0217736A (ja) | 1990-01-22 |
| JPH06103880B2 true JPH06103880B2 (ja) | 1994-12-14 |
Family
ID=15860459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168027A Expired - Fee Related JPH06103880B2 (ja) | 1988-07-05 | 1988-07-05 | シリアルデータ通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5022050A (ja) |
| JP (1) | JPH06103880B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416779A (en) * | 1989-01-27 | 1995-05-16 | British Telecommunications Public Limited Company | Time division duplex telecommunication system |
| US5239562A (en) * | 1991-11-05 | 1993-08-24 | At&T Bell Laboratories | Matching the clock phase of duplicated clock circuits |
| US5524237A (en) * | 1992-12-08 | 1996-06-04 | Zenith Electronics Corporation | Controlling data transfer between two microprocessors by receiving input signals to cease its data output and detect incoming data for reception and outputting data thereafter |
| US5347227A (en) * | 1992-12-10 | 1994-09-13 | At&T Bell Laboratories | Clock phase adjustment between duplicated clock circuits |
| US6157967A (en) * | 1992-12-17 | 2000-12-05 | Tandem Computer Incorporated | Method of data communication flow control in a data processing system using busy/ready commands |
| US5740199A (en) * | 1994-03-23 | 1998-04-14 | Motorola Inc. | High speed wire-or communication system and method therefor |
| US5568474A (en) * | 1995-01-30 | 1996-10-22 | Tempo Research Corporation | Ping-pong communication method and apparatus |
| DE19614979C2 (de) | 1995-04-20 | 2001-05-17 | Fujitsu Ltd | Hochfrequenz-Sende-Empfangs-Vorrichtung zur Datenkommunikation |
| US6049888A (en) * | 1996-03-04 | 2000-04-11 | Scanning Devices, Inc. | Method and apparatus for automatic communication configuration |
| GB2311195B (en) * | 1996-03-13 | 2000-03-15 | Madge Networks Ltd | Methods and apparatus for synchronizing a clock |
| US5859851A (en) * | 1996-04-12 | 1999-01-12 | Caterpillar Inc. | Programmable bit-collision adjustment circuitry for a bi-directional serial communication link |
| US8689572B2 (en) * | 2004-12-22 | 2014-04-08 | Emerson Electric Co. | Climate control system including responsive controllers |
| US7261243B2 (en) * | 2004-12-22 | 2007-08-28 | Emerson Electric Co. | Thermostat responsive to inputs from external devices |
| CN114665173B (zh) * | 2022-05-19 | 2022-08-26 | 四川千里倍益康医疗科技股份有限公司 | 基于单信号线的双向通信方法及装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3618025A (en) * | 1968-09-20 | 1971-11-02 | Nippon Electric Co | Pulse phase control apparatus for pulse communications systems |
| US3852534A (en) * | 1973-06-07 | 1974-12-03 | Us Army | Method and apparatus for synchronizing pseudorandom coded data sequences |
| US4404672A (en) * | 1980-03-28 | 1983-09-13 | Nippon Electric Co., Ltd. | Subscriber terminal for use in a time shared bidirectional digital communication network |
| JPS61219237A (ja) * | 1985-03-26 | 1986-09-29 | Anritsu Corp | 双方向性時分割光通信用端局装置 |
| US4637016A (en) * | 1985-05-09 | 1987-01-13 | Northern Telecom Limited | Frame synchronization circuit for digital transmission system |
| US4815099A (en) * | 1987-07-30 | 1989-03-21 | Iwatsu Electric Co., Ltd. | Data circuit-terminating equipment |
-
1988
- 1988-07-05 JP JP63168027A patent/JPH06103880B2/ja not_active Expired - Fee Related
-
1989
- 1989-07-03 US US07/374,868 patent/US5022050A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5022050A (en) | 1991-06-04 |
| JPH0217736A (ja) | 1990-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4973860A (en) | Circuit for synchronizing an asynchronous input signal to a high frequency clock | |
| JPH06103880B2 (ja) | シリアルデータ通信装置 | |
| EP1095481B1 (en) | Apparatus and method for reducing clock signal phase skew in a master-slave system with multiple latent clock cycles | |
| GB1526711A (en) | Clock regenerator circuit arrangement | |
| US5123100A (en) | Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units | |
| US5347227A (en) | Clock phase adjustment between duplicated clock circuits | |
| US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
| JPH05268205A (ja) | クロック切換え回路 | |
| US5974103A (en) | Deterministic exchange of data between synchronised systems separated by a distance | |
| US4955040A (en) | Method and apparatus for generating a correction signal in a digital clock recovery device | |
| JPH06507769A (ja) | クロック同期方法および回路 | |
| US7017070B1 (en) | Apparatus for synchronization of double data rate signaling | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| US5003560A (en) | Receiving counter phase synchronization circuit of the synchronous transmission system | |
| JPH03171945A (ja) | ディジタルシステム | |
| US6961399B2 (en) | Phase locked loop including control circuit for reducing lock-time | |
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
| JPH0795738B2 (ja) | 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置 | |
| US5943373A (en) | External protocol hooks system and method | |
| JP2985502B2 (ja) | クロック乗せ換え回路 | |
| JP2953872B2 (ja) | 高速信号伝送装置 | |
| JPS63207234A (ja) | 同期デ−タ伝送方式 | |
| KR100222041B1 (ko) | 신호 처리 장치 | |
| JP2571146B2 (ja) | デジタルテープレコーダーの同期システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |