JPH05268205A - クロック切換え回路 - Google Patents

クロック切換え回路

Info

Publication number
JPH05268205A
JPH05268205A JP4063993A JP6399392A JPH05268205A JP H05268205 A JPH05268205 A JP H05268205A JP 4063993 A JP4063993 A JP 4063993A JP 6399392 A JP6399392 A JP 6399392A JP H05268205 A JPH05268205 A JP H05268205A
Authority
JP
Japan
Prior art keywords
clock
signal
phase
switching
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4063993A
Other languages
English (en)
Inventor
Yukio Furukawa
由紀夫 古川
Akihiko Takada
昭彦 高田
Kazuo Wani
一夫 和仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4063993A priority Critical patent/JPH05268205A/ja
Publication of JPH05268205A publication Critical patent/JPH05268205A/ja
Priority to US08/393,947 priority patent/US5579350A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master

Abstract

(57)【要約】 【目的】 デューティ比が等しい2つのクロックの間
で、切り換え前のクロックより0°以上、且つ、各クロ
ック信号が1周期の間で有効レベルである時間より短い
時間遅れているクロックへ切り換えるクロック切り換え
回路に関し、切り換え時にも出力が安定であり、回路規
模も小さくすることを目的とする。 【構成】 2つのクロック信号が共に無効レベルである
タイミングを検出する手段1と、クロックの切り換えを
指令する制御信号が切り変えられた後の、少なくとも最
初の、前記タイミングにおいて初めて、上記のクロック
切り換えを行うように制御信号に遅延を与える手段2
と、該遅延された制御信号によって切り換えられる選択
手段3とを有するように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デューティ比の等しい
2つのクロック信号のうち、切り換え後に選択されるク
ロック信号の位相が切り換え前に選択されていたクロッ
ク信号の位相より0°以上であり、且つ、各クロック信
号が1周期の間で有効レベルである時間より短い時間遅
れているときにのみ、選択するクロック信号を切り換え
るように制御する選択制御信号に従って2つのクロック
信号のうち一方を選択して出力するクロック切り換え回
路に関する。
【0002】本発明は、特に、CCITT I.430
勧告に従って複数の端末装置をバス接続するマスタ装置
(網終端装置)において、端末装置からのデータを受信
するための受信クロックを、最近の位置に接続される端
末装置から受信したデータから抽出したクロックから、
自装置内で発生した受信用固定クロックに切り換える際
に、切り換え時においても連続して受信しているデータ
の受信が支障無く行われるようにするために設けられる
クロック切り換え回路として有用である。
【0003】CCITT I.430勧告には、1本の
双方向伝送路(バス)を介して網終端装置に1または複
数の端末装置を接続し、該網終端装置が同時に2つの端
末装置からの信号を受信する(すなわち、網終端装置
が、2つの端末装置から同一バス上にそれぞれ出力され
る信号を重畳した信号を受信して、それぞれの信号を認
識する)システムについての標準規定が示されている。
【0004】CCITT I.430勧告に従う上記の
ようなシステムにおいては、上記の網終端装置に接続す
る1つの双方向伝送路(バス)には一般に2を超える数
の端末装置が接続され得るが、このうち、網終端装置に
対して同時に信号を送信するのは2つの端末装置のみで
ある。上記のCCITT I.430勧告に従うシステ
ムにおいては、通常、網終端装置の受信クロックは、常
に、該網終端装置に対して同時に信号を送信する2つの
端末装置のうち、この網終端装置に最も近い端末装置か
ら受信した信号に同期するように、この最も近い端末装
置から受信したフレームのフレーム同期ビットの立ち上
がりのタイミングに同期するクロックを抽出するPLL
回路により求められる。ところで、上記のCCITT
I.430勧告に従う網終端装置においては、最も近い
端末装置から受信した信号から抽出したクロックの位相
の遅れが所定の値より小さい(すなわち、最も近い端末
装置が網終端装置から非常に近い距離に接続されてい
る)ことを検出すると、上記の最も近い端末装置から受
信した信号に同期するクロックから、更に、自装置内で
発生した受信用固定クロックに切り換える。逆に、自装
置内で発生した受信用固定クロックを受信クロックとし
て使用している状態から、上記の最も近い端末装置から
受信した信号から抽出したクロックの位相の遅れが所定
の値より小さくなくなったことを検出すると、再び、受
信クロックは、上記の受信用固定クロックから、最も近
い端末装置から受信した信号から抽出したクロックに切
り換えられる。
【0005】したがって、上記の一般に2を超える数の
端末装置のうち、網終端装置に対して同時に信号を送信
する2つの端末装置のうち、少なくとも1つの端末装置
が送信を止めて、他の、それまで送信していなかった端
末装置が送信を開始する場合に、上記の送信を止めた端
末装置が、網終端装置から最も近い端末装置であった場
合、或るいは、上記の送信を開始した端末装置が新たに
最も近い端末装置となった場合には、最も近い端末装置
が変更されることになり、それらの場合の送信する端末
装置の入れ換えの前後における最も近い端末装置と網終
端装置との距離によっては、上記のような、受信用固定
クロックと、最も近い端末装置から受信した信号から抽
出したクロックとの間でのクロック切り換えが必要とな
る。
【0006】ここで、CCITT I.430勧告で
は、端末装置の接続形態として、図12、図13、およ
び、図14に示されているような3つの形態が勧告され
ている。図12、図13、および、図14それぞれにお
いて、DSUは網終端装置、TEは端末装置、そして、
TRは終端抵抗である。図12の形態は、短距離受動バ
ス配線構成と称されるものであって、網終端装置DSU
と終端抵抗までの拒絶理由d2 は100〜200mであ
り、端末装置TEはこの区間の任意の位置に接続するこ
とが許容される。図13の形態は、延長受動バス配線構
成と称されるものであって、線路延長、すなわち、網終
端装置DSUに接続するバスに接続される最も遠い端末
装置TEまでの距離d4 は少なくとも500mとし、網
終端装置に同時に送信する2つの端末装置TEの間の距
離を25〜50mに制限している。そして、図14の形
態は、ポイント・ポイント配線構成と称されるものであ
って、網終端装置DSUには唯一つの端末装置TEのみ
が送信し、この端末装置TEは、網終端装置に接続する
伝送路の他端に接続されるものである。ここで、網終端
装置DSUから端末装置TEまでの距離d1 は、例え
ば、1kmである。
【0007】一般に、網終端装置に接続する1つの双方
向伝送路(バス)に2を超える数の端末装置が接続され
得る場合には、網終端装置に対して同時に送信する2つ
の端末装置TEが変更されることにより、端末装置の接
続形態は、図12〜図14の何れか1つから他の1つへ
と変化することが起こり得る。ここで、問題になるの
は、網終端装置に対して同時に送信する2つの端末装置
TEのうち、1つが中断することが許されない情報を送
信し続けている間に、もう1つの端末装置TEが別の端
末装置に切換えられる場合である。このような場合、網
終端装置においてクロックが異常無く切換えられない
と、上記の中断することが許されない情報がクロック切
換えの時点で正常に受信できなくなる恐れが生ずる。
【0008】なお、上記の図12〜図14の形態におい
ては、同時に送信する2つの端末装置TEから送信され
る信号の相対的な遅延は、1ビットの周期を5.2μs
ecとして、高々、2μsec、すなわち、高々1周期
の40%程度となるが、後述するように、上記の、受信
用固定クロックと最も近い端末装置から受信した信号か
ら抽出したクロックとの間でのクロック切り換えの際
の、切り換え前の受信クロックの位相が、切り換え前後
のクロックのデューティ比が共に1のとき、切り換え後
の受信クロックの位相より0°以上180°未満の範囲
で進むように、上記の受信用固定クロックの位相が設定
されてことを前提とする(このような前提条件は、網終
端装置内の送信クロックに対する受信用固定クロックの
遅延時間を適当に設定しておくことにより可能であ
る)。
【0009】こうして、本発明は、切り換え前のクロッ
クより0°以上180°未満の範囲で位相が遅れている
クロックへ切り換える際に、上記のような中断すること
が許されない情報がクロック切換えの時点でも正常に受
信できるようにするクロック切り換え回路に関するもの
である。尚、本発明は、上記のような、CCITTI.
430勧告に従う網終端装置に限らず、一般に、切り換
え前後のクロックのデューティ比が共に1の場合、切り
換え前のクロックより0°以上180°未満の範囲で位
相が遅れているクロックへ切り換える際に、そして、更
に、一般に、切り換え前後のクロックのデューティ比が
等しい場合、切り換え後に選択されるクロック信号の位
相が切り換え前に選択されていたクロック信号の位相よ
り0°以上であり、且つ、各クロック信号が1周期の間
で有効レベルである時間より短い時間遅れている場合に
適用可能である。
【0010】
【従来の技術】図8は、従来のクロック切り換え回路の
1例を示すものである。図8の構成は、2つのクロック
AおよびBを2つの入力端子に同時に印加して、切り換
え制御信号CHNGによって、その一方のみを選択して
出力する、最も単純な2−1セレクタによるものであ
る。
【0011】図9は、切り換え前のクロックAと切り換
え後のクロックBとの位相関係が、前述のような、切り
換え後のクロックBの位相が、切り換え前のクロックの
位相より0°以上180°未満の範囲で遅れている場合
の図8の構成の出力を示すタイミング図である。図9に
示されているように、図8の構成の出力においては、切
り換え時に、図示のようなヒゲが発生する。受信クロッ
クにこのようなヒゲが存在する場合、同じビットのデー
タを2度読みする等して、受信データに異常を生ずるこ
とになる。
【0012】図10は、図8の構成における上記のヒゲ
の発生を防止するために、従来考案されたクロック切り
換え回路の構成を示すものである。図10の構成におい
て、111はDフリップフロップ回路、そして、112
および113は、それぞれ、2−1セレクタである。切
り換え前後のクロックAおよびBは、共に、2つの2−
1セレクタの両方の2入力にそれぞれ印加され、外部か
らクロック切り換えを指令する切り換え信号CHNGは
Dフリップフロップ回路111のデータ入力端子Dに印
加される。セレクタ113の出力は、Dフリップフロッ
プ回路111のクロック入力端子(エッジトリガ入力端
子)CKに印加され、Dフリップフロップ回路111の
Q出力は、2つのセレクタ112および113に選択制
御入力信号として印加されている。
【0013】図11は、切り換え前のクロックAの位相
より0°以上180°未満の範囲で遅れているクロック
Bに切り換える際の、図10の構成におけるタイミング
を示すものである。図11に示されているように、図1
0の構成によれば、出力される受信クロックに図8の構
成において発生したようなヒゲが発生するようなことは
なくなる。
【0014】
【発明が解決しようとする課題】しかしながら、上記の
図10の構成では、2つのセレクタが使用される等、回
路規模が大きくなるという問題がある。本発明は、回路
規模が小さく、切り換え前のクロックより0°以上18
0°未満の範囲で位相が遅れているクロックへ切り換え
るクロック切り換え回路を提供することを目的とする。
【0015】
【課題を解決するための手段】図1は、本発明により、
デューティ比の等しい第1および第2のクロック信号を
印加し、2つのクロック信号のうち、切り換え後に選択
されるクロック信号の位相が切り換え前に選択されてい
たクロック信号の位相より0°以上であり、且つ、各ク
ロック信号が1周期の間で有効レベルである時間より短
い時間遅れているときにのみ、選択するクロック信号を
切り換えるように制御する選択制御信号に従って2つの
クロック信号のうち一方を選択して出力するクロック切
り換え回路の基本構成を示すものである。
【0016】図1において、1はクロックゲート手段、
2は遅延手段、そして、3は選択手段である。クロック
ゲート手段1は、前記第1および第2のクロック信号が
共に無効レベルであるタイミングを検出して該タイミン
グを示すタイミング信号を出力するものである。
【0017】遅延手段2は、前記選択制御信号および前
記タイミング信号を入力して、該選択制御信号が切り換
えられたときには、該切り換えの後の、少なくとも最初
の、前記タイミング信号が示すタイミングにおいて初め
て、該選択制御信号と同じ状態に切り換えられる遅延選
択制御信号を出力するものである。そして、選択手段3
は、前記第1および第2のクロック信号を印加し、前記
遅延選択信号に応じて、該第1および第2のクロック信
号のうち一方を選択して出力するものである。
【0018】
【作用】図1の構成によれば、遅延手段2の出力によっ
て切り換えが制御される選択手段3においては、第1お
よび第2のクロック信号が共に無効レベルであるとき
に、遅延手段2によってクロックの切り換えが行われる
ので、この切り換え後に選択されるクロック信号の位相
は、切り換え前のクロック信号の位相より0°以上であ
り、且つ、各クロック信号が1周期の間で有効レベルで
ある時間より短い時間遅れているから、第1および第2
のクロック信号の位相差が0に近い長さのときは、各ク
ロック信号の1周期の間で、各クロック信号が無効レベ
ルである時間に近い長さ(最短)、第1および第2のク
ロック信号の位相差が、各クロック信号の1周期の間
で、各クロック信号が無効レベルである時間に近い長さ
のときは、(1周期)+(各クロック信号が1周期の間
で有効レベルである時間)に近い長さ(最長)の間、本
発明によるクロック切り換え回路の出力は、無効レベル
となる。そして、その後、該出力は、切り換え後のクロ
ック信号の立ち上がりのタイミングで立ち上がり、以
後、該出力は、該切り換え後のクロック信号に等しい信
号となる。
【0019】すなわち、図1に示されているような本発
明のクロック切り換え回路によれば、切り換え時にもヒ
ゲ等の異常を発生することなく、安定したクロック出力
が得られる。また、図1の構成の回路規模を、従来の図
10の構成と比較すると、図1の構成は、図10の構成
よりセレクタ(選択手段)の数が少なく、代わりに1つ
のゲート(手段1)が増えたのみであるので、明らかに
回路規模が小さくなっている。
【0020】
【実施例】以下添付図面を用いて本発明の実施例を詳細
に説明する。図2は本発明の一実施例の構成を示すもの
である。図2において、11はNOAゲート、12はD
フリップフロップ回路、そして、13は2−1セレクタ
である。デューティ比の等しい2つのクロック信号A
()およびB()は、セレクタ13の2つの入力端
子、および、NOAゲート11の2つの入力端子に、そ
れぞれ印加される。クロックを一方から他方へ切り換え
るために外部より与えられる選択制御信号CHNG
()は、Dフリップフロップ回路のデータ入力端子D
に印加される。NOAゲート11の出力()は、Dフ
リップフロップ回路12のエッジトリガ入力端子CKに
印加される。そして、Dフリップフロップ回路12の非
反転データ出力Qはセレクタ13に選択制御信号()
として印加される。セレクタ13の出力()が図2の
構成の出力するクロック信号となる。
【0021】図3は、図2の構成のタイミングを示すも
のである。この例では、2つのクロック信号AおよびB
のデューティ比は1として示している。図3に示されて
いるように、図2の構成によれば、先に、〔作用〕の項
で述べたように、Dフリップフロップ回路12の出力に
よって切り換えが制御されるセレクタ13においては、
Dフリップフロップ回路12によって、2つのクロック
信号AおよびBが共に無効レベルであるときに、クロッ
クの切り換えが行われるので、この切り換え後に選択さ
れるクロック信号の位相は、切り換え前のクロック信
号の位相より0°以上であり、且つ、各クロック信号
が1周期の間で有効レベルである時間より短い時間遅れ
ているから、第1および第2のクロック信号の位相差が
0に近い長さのときは、各クロック信号の1周期の間で
各クロック信号が無効レベルである時間に近い長さ(最
短)の間(デューティ比が1のとき下限0.5周期)、
第1および第2のクロック信号の位相差が、各クロック
信号の1周期の間で各クロック信号が無効レベルである
時間に近い長さのときは、(1周期)+(各クロック信
号が1周期の間で有効レベルである時間)に近い長さ
(最長)の間(デューティ比が1のとき上限1.5周
期)、図2のクロック切り換え回路の出力は、無効レ
ベルとなる。そして、その後、該出力は、切り換え後
のクロック信号の立ち上がりのタイミングで立ち上が
り、以後、該出力は、該切り換え後のクロック信号
に等しい信号となる。
【0022】すなわち、図2のクロック切り換え回路に
よれば、切り換え時にもヒゲ等の異常を発生することな
く、安定したクロック出力が得られる。また、図2の構
成の回路規模を、従来の図10の構成と比較すると、図
2の構成は、図10の構成よりセレクタの数が少なく、
代わりに1つのNOAゲート11が増えたのみであるの
で、明らかに回路規模が小さくなっている。
【0023】図4は、本発明の応用例として、前述のC
CITT I.430勧告に従う網終端装置内の受信ク
ロック生成に係わる部分の構成を示すものである。図4
の網終端装置の右側には、先に、図12〜図14に示し
たように、1または複数の端末装置がバス接続されてい
るものとする。図4において、30は分周回路、31は
フレーム組立回路、32は固定クロック生成回路、33
は受信フレーム位相検出回路、34はクロック切り換え
信号生成回路、35は適応クロック生成回路、36はサ
ンプリングクロック生成回路、そして、37はデータサ
ンプリング回路である。
【0024】分周回路30は、例えば、上位の通信ネッ
トワークを介して与えられるマスタクロックCKを入力
して、これを分周し、送信データの各ビットを同期させ
る送信クロックと、送信データフレームのフレーム位相
を決定する送信フレーム同期クロックとを発生する。フ
レーム組立回路31は、上記の送信クロックおよび送信
フレーム同期クロックTF、そして、上位ネットワーク
から下位の端末に送信すべきデータが入力される。フレ
ーム組立回路31は、所定の形式の送信フレーム内に上
記のデータを収容し、上記の送信フレーム同期クロック
に同期するフレーム位相、および、上記の送信クロック
に同期するビット位相を以て、上記の端末装置側に、こ
の送信フレームを出力する。固定クロック生成回路32
は、上記のマスタクロックCKおよび送信フレーム同期
クロックTFを入力して、該マスタクロックCKを分周
することにより、上記の送信クロックと所定の位相差を
有する前述の受信用固定クロックFIXを生成する。
【0025】上記の送信フレームは、図12〜図14に
示したような端末装置にて受信される際に、そのタイミ
ングが抽出され、各端末装置から図4の網終端装置に送
信される送信フレームのデータ(網終端装置からみると
受信フレームとなる)は、それぞれの端末装置と網終端
装置との距離に応じて、網終端装置の上記の送信クロッ
クとは、それぞれ(ほぼ)所定の位相差を以って、該網
終端装置に受信される。網終端装置の受信フレーム検出
回路33においては、上記の受信フレームから、フレー
ムビットの立ち下がりのタイミングを検出する。尚、前
述のように、この受信フレームは、一般に、前述のCC
ITT I.430勧告に従い、2つの端末装置から同
時に同一バス上に出力された2つの送信フレームが重畳
したものであり、受信フレーム検出回路33は、これら
の2つの送信フレームのうち、該網終端装置により近い
端末装置から送信された送信フレームのフレームビット
の立ち下がりのタイミングを検出する。この検出された
タイミングは、クロック切り換え信号生成回路34およ
び適応クロック生成回路35に対して参照クロックRF
として供給される。
【0026】適応クロック生成回路35は、一種のPL
L回路であって、上記の参照クロックRFと自らの出力
する適応クロックADPとの位相差を監視して、位相差
が所定の値から外れるときには、該位相差が該所定のの
値に等しくなるように該適応クロック信号ADPの位相
を変化させるものであり、当該網終端装置にデータを送
信してくる端末装置のうち最短距離の端末装置が代わっ
たことにより、上記の参照クロックRFの位相がシフト
した場合は、該シフトした参照クロックRFの位相の変
化に応じて、適応クロック信号ADPの位相を変化させ
て上記の位相差が上記の所定の値に等しくなるように制
御する。サンプリングクロック生成回路36は、例え
ば、前述の図2の構成からなる、本発明よるクロック切
り換え回路であって、上記の受信用固定クロックFIX
および適応クロックADPを、前述の2つのクロック信
号として印加し、クロック切り換え信号生成回路34が
出力するクロック切り換え信号SELを前述の選択制御
信号として受けるものである。クロック切り換え信号生
成回路34は、参照クロックRFおよび上記の送信フレ
ーム同期クロックTFを入力し、前述のように、最も近
い端末装置から受信した信号から抽出した参照クロック
RFの位相の上記の送信フレーム同期クロックTFの位
相に対する遅れが所定の値より小さい(すなわち、最も
近い端末装置が網終端装置から非常に近い距離に接続さ
れている)ことを検出している間は、サンプリングクロ
ック生成回路36が受信用固定クロックFIXを選択す
るように、クロック切り換え信号SELによってサンプ
リングクロック生成回路36を制御する。また、逆に、
上記の参照クロックRFの位相の上記の送信フレーム同
期クロックTFの位相に対する遅れが所定の値より小さ
くないことを検出している間は、サンプリングクロック
生成回路36が適応クロックADPを選択するように、
クロック切り換え信号SELによってサンプリングクロ
ック生成回路36を制御する。こうして、前述のような
網終端装置におけるクロック信号の切り換えが実現でき
る。サンプリングクロック生成回路36が出力するサン
プリングクロック信号RCKは、データサンプリング回
路37に対して、前述の受信フレーム内のデータDAT
Aと共に供給され、データサンプリング回路37は、受
信フレームの各ビットのデータを、上記のサンプリング
クロック信号RCKのタイミングで識別し、受信データ
RDとして出力する。
【0027】図5は、図4の構成において、図4の網終
端装置から最も近い距離に接続され、該網終端装置に対
して、上記の参照クロックRFの位相の上記の送信フレ
ーム同期クロックTFの位相に対する遅れが上記の所定
の値より小さくなるような位相でデータを送信していた
端末装置がデータの送信を止めたときの、上記のサンプ
リングクロック生成回路36に供給される適応クロック
ADPおよび固定クロックFIXの位相の変化を示すも
のである。
【0028】図5において、送信フレームおよび受信フ
レームの各々に示されている「F」はフレームビット
(例えば、高レベル)、「L」はフレームビットに対す
る平衡ビット(フレームビットFと逆のレベル)、その
他の「D」「B1」「B2」「B3」等は、データビッ
トである。図5に示されているt1のタイミングまで、
図4の網終端装置から最も近い距離に接続され、該網終
端装置に対して、上記の参照クロックRFの位相の上記
の送信フレーム同期クロックTFの位相に対する遅れが
上記の所定の値より小さくなるような位相でデータを送
信していた最近端末装置aからのデータが、この時刻t
1にて脱落すると、それまで、最近の端末装置では無か
った端末装置bのみが該網終端装置にデータを送信する
端末装置となるので、この端末装置bが最近端末装置と
なり、受信フレーム位相検出回路33は、端末装置bか
らの受信フレームのフレームビットの立ち下がりのタイ
ミングt3を検出して参照クロックRFとする。これに
応じて、適応クロック生成回路35が出力する適応クロ
ックADPの位相も、(例えば、図5のt4にて立ち上
がるように)シフトする。上記の参照クロックRFの位
相シフトは、クロック切り換え信号生成回路34によっ
ても検出され、シフトした参照クロックRFの位相が、
上記の所定の値より小さくないことにより、上記の切り
換え信号SELの状態を、「固定クロック選択」の状態
から「適応クロック選択」の状態へ変化させる。このと
きには、上記の参照クロックRFの位相シフトに応じた
適応クロックADPの位相のシフトによって、切り換え
後のクロックとなるべき適応クロックADPの位相と、
切り換え前のクロックである固定クロックFIXの位相
との関係は、前述の本発明の適用条件、「デューティ比
の等しい2つのクロック信号のうち、切り換え後に選択
されるクロック信号の位相が切り換え前に選択されてい
たクロック信号の位相より0°以上であり、且つ、各ク
ロック信号が1周期の間で有効レベルである時間より短
い時間遅れていること」を満たしている(予め、固定ク
ロックFIXの位相、および、適応クロックと参照クロ
ックRFとの位相差は、この条件を満たしつつ、受信フ
レームのデータがサンプリングできるように定めておく
ものとする)。したがって、本発明によって、上記のよ
うな最近端末装置aの脱落(最近端末装置aからの受信
フレームの停止)の際には、本発明によるサンプリング
クロック生成回路36によって、固定クロックFIXか
ら適応クロックADPへの切り換えは、データのサンプ
リングに支障を来すことなく行われる。
【0029】図6は、図4の構成において、図4の網終
端装置から最も近い距離に接続された端末装置aから新
たにデータが送信され始め(網終端装置においては、こ
のデータが受信フレームの形で受信され始め)、この新
たに受信され始めた受信フレームのフレームビットの位
相が、これにより生成された参照クロックRFの位相の
上記の送信フレーム同期クロックTFの位相に対する遅
れが上記の所定の値より小さくなるようなものであった
場合の、上記のサンプリングクロック生成回路36に供
給される適応クロックADPおよび固定クロックFIX
の位相の変化を示すものである。
【0030】図6に示されているt5のタイミングまで
は、図4の網終端装置から最も近い距離に接続され、該
網終端装置に対してデータを送信する端末装置は、端末
装置bのみであったとする。そして、このデータ(網終
端装置の受信フレーム)の位相は、参照クロックRFの
位相の上記の送信フレーム同期クロックTFの位相に対
する遅れが上記の所定の値より小さくないようなもので
あり、したがって、適応クロックADPがサンプリング
クロックとしてサンプリングクロック生成回路36より
出力されていたとする。ところが、時刻t5にて、より
近い端末装置aが網終端装置に対して送信を開始したこ
とにより網終端装置は受信フレームを受信する。そし
て、時刻t6にて、この端末装置aからの受信フレーム
のフレームビットFの立ち下がりが検出され、これに応
じて、参照クロックRFの位相がシフトされ、そして、
適応クロックADPの位相が、時刻t7で立ち上がるよ
うにシフトされる。このシフトにより、切り換え後のク
ロックとなるべき固定クロックFIXの位相と、切り換
え前のクロックである適応クロックADPの位相との関
係は、前述の本発明の適用条件、「デューティ比の等し
い2つのクロック信号のうち、切り換え後に選択される
クロック信号の位相が切り換え前に選択されていたクロ
ック信号の位相より0°以上であり、且つ、各クロック
信号が1周期の間で有効レベルである時間より短い時間
遅れていること」を満たしている(予め、固定クロック
FIXの位相、および、適応クロックと参照クロックR
Fとの位相差は、この条件を満たしつつ、受信フレーム
のデータがサンプリングできるように定めておくものと
する)。したがって、本発明によって、上記のような最
近端末装置aの挿入(最近端末装置aからの受信フレー
ムの開始)の際には、本発明によるサンプリングクロッ
ク生成回路36によって、適応クロックADPから固定
クロックFIXへの切り換えは、データのサンプリング
に支障を来すことなく行われる。
【0031】図7は、本発明の他の応用例を示すもので
ある。図7において、40は受信用固定クロックの源信
号を発生する受信用固定クロック源信号発生回路、51
〜5nは、上記の受信用固定クロックの源信号に対して
それぞれ異なる遅延を与えて、それぞれ異なる位相の受
信用固定クロック候補信号を発生する遅延回路、60は
上記の複数の受信用固定クロック候補信号の何れかを受
信用固定クロック信号として選択するセレクタ、80
は、例えば、図4の符号35で示される回路のように、
受信フレームのフレームビットの位相に対して所定の位
相差を保持するクロック信号を発生する適応クロック源
信号発生回路、71〜7mは、上記の適応クロック源信
号に対してそれぞれ異なる遅延を与えて、それぞれ異な
る位相の適応クロック候補信号を発生する遅延回路、6
2は上記の複数の適応クロック候補信号の何れ1つを選
択して適応クロック信号として出力するセレクタ、そし
て、61は本発明による切り換え回路、すなわち、例え
ば、図2の構成を有するものであり、図4の構成におけ
るサンプリング回路36に対応する。図7の構成を図4
のような網終端装置の構成に適用すると、例えば、図4
のデータサンプリング回路37の出力(受信データR
D)におけるエラーレートをモニタして、最もエラーレ
ートが低くなるように、受信用固定クロックFIXおよ
び適応クロックADPの位相を、それぞれセレクタ60
および62の選択により設定することができる。
【0032】
【発明の効果】以上説明したように、本発明によれば、
切り換え前のクロックより0°以上180°未満の範囲
で位相が遅れているクロックへ、安定した出力を保ちつ
つ切り換えるクロック切り換え回路が、従来より小型の
回路によって実現できる。
【図面の簡単な説明】
【図1】本発明の基本構成を示す図である。
【図2】本発明の一実施例の構成を示す図である。
【図3】図2の構成のタイミング図である。
【図4】本発明の応用例を示す図である。
【図5】図4の構成のタイミング図である。
【図6】図4の構成のタイミング図である。
【図7】本発明のたの応用例を示す図である。
【図8】従来のクロック切り換え回路を示す図である。
【図9】図8の構成のタイミング図である。
【図10】従来の他のクロック切り換え回路を示す図で
ある。
【図11】図10の構成のタイミング図である。
【図12】CCITT I.430によるバス配線構成
を示す図である。
【図13】CCITT I.430によるバス配線構成
を示す図である。
【図14】CCITT I.430によるバス配線構成
を示す図である。
【符号の説明】
1…クロックゲート手段 2…遅延手段 3…選択手段 11…NOAゲート 12…Dフリップフロップ回路 13…2−1セレクタ 30…分周回路 31…フレーム組立回路 32…固定クロック生成回路 33…受信フレーム位相検出回路 34…クロック切り換え信号生成回路 35…適応クロック生成回路 36…サンプリングクロック生成回路 37…データサンプリング回路 40…受信用固定クロック源信号発生回路 51〜5n…遅延回路 60…セレクタ 61…クロック切り換え回路 62…セレクタ 71〜7m…遅延回路 80…適応クロック源信号発生回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 デューティ比の等しい第1および第2の
    クロック信号を印加し、 切り換え後に選択されるクロック信号の位相が切り換え
    前に選択されていたクロック信号の位相より0°以上で
    あり、且つ、各クロック信号が1周期の間で有効レベル
    である時間より短い時間遅れているときにのみ、選択す
    るクロック信号を切り換えるように制御する選択制御信
    号に従って前記第1および第2のクロック信号のうち一
    方を選択して出力するクロック切り換え回路において、 前記第1および第2のクロック信号が共に無効レベルで
    あるタイミングを検出して該タイミングを示すタイミン
    グ信号を出力するクロックゲート手段(1)と、 前記選択制御信号および前記タイミング信号を入力し
    て、該選択制御信号が切り換えられたときには、該切り
    換えの後の、少なくとも最初の、前記タイミング信号が
    示すタイミングにおいて初めて、該選択制御信号と同じ
    状態に切り換えられる遅延選択制御信号を出力する遅延
    手段(2)と、 前記第1および第2のクロック信号を印加し、前記遅延
    選択信号に応じて、該第1および第2のクロック信号の
    うち一方を選択して出力するセレクタ手段(3)とを有
    してなることを特徴とするクロック切り換え回路。
  2. 【請求項2】 前記クロックゲート手段(1)は、前記
    第1および第2のクロック信号を2つの入力端子に印加
    するNOAゲート(11)であり、 前記遅延手段(2)は、前記選択制御信号をデータ入力
    端子に印加し、前記NOAゲート(11)の出力をエッ
    ジトリガ入力端子に印加し、前記遅延選択制御信号をデ
    ータ出力端子より出力するDフリップフロップ回路(1
    2)であり、 前記セレクタ手段(3)は、2−1セレクタ(13)で
    ある請求項1記載のクロック切り換え回路。
  3. 【請求項3】 所定の周波数、所定の位相を有する受信
    用固定クロック信号を生成する受信用固定クロック生成
    手段(32)と、 外部から与えられる信号を入力して、該データに同期す
    る原受信クロック信号を検出する原受信クロック検出手
    段(33)と、 前記原受信クロック信号を入力して適応クロック信号を
    出力し、該適応クロック信号と前記原受信クロック信号
    との位相差を検出して、該位相差を所定の値に等しくす
    るように該適応クロック信号の位相を変化させる適応ク
    ロック生成手段(35)と、 前記原受信クロック信号の位相が、前記受信用固定クロ
    ック信号の位相を基準として所定の範囲にあるか否かを
    判定し、該所定の範囲にあるか否かに応じて状態を変化
    させる信号を出力するクロック切り換え信号生成手段
    (34)とを有し、 前記クロック切り換え信号生成手段(34)の出力を、
    前記選択制御信号とする請求項1記載のクロック切り換
    え回路。
  4. 【請求項4】 請求項1〜3の何れかに記載のクロック
    切り換え回路を有する網終端装置。
  5. 【請求項5】 前記受信用固定クロック生成手段(3
    2)が、 それぞれ位相が異なる受信用固定クロック候補信号を生
    成する複数の受信用固定クロック候補信号生成手段(5
    1〜5n)と、 前記複数の受信用固定クロック候補信号のうち何れか1
    つを選択して、前記受信用クロック信号とする選択手段
    (60)とを有する請求項3に記載のクロック切り換え
    回路。
  6. 【請求項6】 前記適応クロック生成手段(35)が、 それぞれ位相が異なる適応クロック候補信号を発生する
    複数の適応クロック候補信号生成手段(51〜5n)
    と、 前記複数の適応クロック候補信号のうち何れか1つを選
    択して、前記適応クロック信号とする選択手段(62)
    とを有する請求項3に記載のクロック切り換え回路。
JP4063993A 1992-03-19 1992-03-19 クロック切換え回路 Withdrawn JPH05268205A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4063993A JPH05268205A (ja) 1992-03-19 1992-03-19 クロック切換え回路
US08/393,947 US5579350A (en) 1992-03-19 1995-02-22 Clock change circuit preventing spike generation by delaying selection control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4063993A JPH05268205A (ja) 1992-03-19 1992-03-19 クロック切換え回路

Publications (1)

Publication Number Publication Date
JPH05268205A true JPH05268205A (ja) 1993-10-15

Family

ID=13245313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4063993A Withdrawn JPH05268205A (ja) 1992-03-19 1992-03-19 クロック切換え回路

Country Status (2)

Country Link
US (1) US5579350A (ja)
JP (1) JPH05268205A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3008740A1 (de) * 1980-03-07 1981-10-01 Dr. C. Otto & Comp. Gmbh, 4630 Bochum Tuerabheber fuer die verschluesse waagerechter verkokungsoefen
KR100396648B1 (ko) * 1999-09-28 2003-09-02 엘지전자 주식회사 전송클럭 절체회로

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3487309B2 (ja) * 1993-06-30 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
US6449738B1 (en) * 1998-12-03 2002-09-10 International Business Machines Corporation Apparatus for bus frequency independent wrap I/O testing and method therefor
US6452426B1 (en) 2001-04-16 2002-09-17 Nagesh Tamarapalli Circuit for switching between multiple clocks
US20090315597A1 (en) * 2008-06-24 2009-12-24 Subba Reddy Kallam Clock Selection for a Communications Processor having a Sleep Mode
SG11201605605SA (en) 2014-01-10 2016-08-30 Synthon Biopharmaceuticals Bv Method for purifying cys-linked antibody-drug conjugates
AU2015205509B2 (en) 2014-01-10 2019-08-15 Byondis B.V. Duocarmycin ADCs showing improved in vivo antitumor activity
WO2015104373A2 (en) 2014-01-10 2015-07-16 Synthon Biopharmaceuticals B.V. Duocarmycin adcs for use in treatment of endometrial cancer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398155A (en) * 1981-06-15 1983-08-09 Motorola, Inc. Multiple clock switching circuit
GB8615399D0 (en) * 1986-06-24 1986-07-30 Int Computers Ltd Switching circuit
JPH07114348B2 (ja) * 1987-12-11 1995-12-06 日本電気株式会社 論理回路
US4870299A (en) * 1988-03-28 1989-09-26 Chen Ben W Dynamic switching circuit for multiple asynchronous clock sources
US4853653A (en) * 1988-04-25 1989-08-01 Rockwell International Corporation Multiple input clock selector
US4965524A (en) * 1988-06-09 1990-10-23 National Semiconductor Corp. Glitch free clock select
US5197126A (en) * 1988-09-15 1993-03-23 Silicon Graphics, Inc. Clock switching circuit for asynchronous clocks of graphics generation apparatus
JP2712465B2 (ja) * 1989-01-10 1998-02-10 日本電気株式会社 クロック選択回路
US5247656A (en) * 1989-06-01 1993-09-21 Matsushita Electric Industrial Co., Ltd. Method and apparatus for controlling a clock signal
JPH03126114A (ja) * 1989-10-11 1991-05-29 Nec Corp 無瞬断切替制御回路
US5015871A (en) * 1989-11-03 1991-05-14 Harris Corporation Multiple external asynchronous triggers circuit
US5378934A (en) * 1990-09-12 1995-01-03 Hitachi, Ltd. Circuit having a master-and-slave and a by-pass
US5289050A (en) * 1991-03-29 1994-02-22 Victor Company Of Japan, Ltd. Clock signal selection circuit
US5155380A (en) * 1991-04-12 1992-10-13 Acer Incorporated Clock switching circuit and method for preventing glitch during switching
GB9109445D0 (en) * 1991-05-01 1991-06-26 Ncr Co A circuit for glitch-free switching of asynchronous clock sources
US5381542A (en) * 1991-07-29 1995-01-10 Unisys Corporation System for switching between a plurality of clock sources upon detection of phase alignment thereof and disabling all other clock sources
US5274678A (en) * 1991-12-30 1993-12-28 Intel Corporation Clock switching apparatus and method for computer systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3008740A1 (de) * 1980-03-07 1981-10-01 Dr. C. Otto & Comp. Gmbh, 4630 Bochum Tuerabheber fuer die verschluesse waagerechter verkokungsoefen
KR100396648B1 (ko) * 1999-09-28 2003-09-02 엘지전자 주식회사 전송클럭 절체회로

Also Published As

Publication number Publication date
US5579350A (en) 1996-11-26

Similar Documents

Publication Publication Date Title
JP2804975B2 (ja) データの伝送を同期化する方法およびシンクロナイザ
JPH05268205A (ja) クロック切換え回路
US5022050A (en) Serial data communication device
US6215817B1 (en) Serial interface device
US5321727A (en) Signal phasing arrangement in a system for doubling the digital channel
EP0601777A1 (en) Clock phase adjustment between duplicated clock circuits
US5268932A (en) Interface circuit between a plurality of transmission lines and high bit rate data terminal equipment
JPH0411142B2 (ja)
JP2602421B2 (ja) クロック受信分配システム
KR100290133B1 (ko) 자동 rs232/rs485통신컨버터
JP2617575B2 (ja) データ速度変換回路
KR100197438B1 (ko) 프로세서와 텔레포니 디바이스간의 클럭 선택 장치
KR100439148B1 (ko) 다중 시스템의 프레임 동기신호 출력 장치 및 방법
JP2962255B2 (ja) クロック系の冗長構成における位相制御方式
JP3110084B2 (ja) 受信タイミング制御装置
JPH0746806B2 (ja) 時分割多重伝送システム
JPH0438026A (ja) 受信データ同期回路
JP2722903B2 (ja) 同期網無線電送システム
JP3354617B2 (ja) デジタル構内交換機
JP3017814B2 (ja) 速度変換装置
JP2550891B2 (ja) 回線切替装置
JP3246096B2 (ja) ディジタル機器の自己診断装置
JP2713009B2 (ja) 遅延時間差吸収装置
JPS6172443A (ja) デイジタル多重化伝送システムの同期方式
KR920008283B1 (ko) 컴퓨터 시스템간 데이타 전송을 위한 장치

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608