JP3017814B2 - 速度変換装置 - Google Patents
速度変換装置Info
- Publication number
- JP3017814B2 JP3017814B2 JP3036242A JP3624291A JP3017814B2 JP 3017814 B2 JP3017814 B2 JP 3017814B2 JP 3036242 A JP3036242 A JP 3036242A JP 3624291 A JP3624291 A JP 3624291A JP 3017814 B2 JP3017814 B2 JP 3017814B2
- Authority
- JP
- Japan
- Prior art keywords
- frame counter
- frequency
- load pulse
- phase
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Description
局装置に用いられる速度変換装置に関するものである。
際に速度変換を行うことがあり、例えば、周波数nから
mに速度変換を行う場合には、周波数nのクロックで回
るフレームカウンタnの出力を用いて、周波数mのクロ
ックで回るフレームカウンタmのLOADパルスを出力
するタイミング発生回路を制御するようになっている。
波数mのクロックが、同一PLL回路により発生されて
いる場合は何等問題ないが、異なるPLL回路より発生
されている場合には、周波数的に同期していても両クロ
ックの間の位相関係については、温度変化などが原因で
変動することがある。
うな温度変化などにより位相変動が発生した場合には、
周波数mのクロックで回るフレームカウンタmが誤って
LOADされてしまうことがあり、このような状態で
は、正しく速度変換が行えず、バーストエラーが発生す
るおそれがあった。
周波数nからmに速度変換を行う場合も、フレームカウ
ンタnによる周波数n系のタイミング発生回路のLOA
Dパルスを直接フレームカウンタmに入力しているた
め、周囲の温度変化が原因する位相変動によりバースト
エラーが発生するという問題があった。
で、所定範囲の位相変動が起こってもエラーを発生する
ことなく速度変換を行うことができる速度変換装置を提
供することを目的とする。
mへの速度変換を行う速度変換装置であって、周波数n
のクロックで回る第1のフレームカウンタ、周波数mの
クロックで回る第2のフレームカウンタ、第1のフレー
ムカウンタの出力より第2のフレームカウンタに対する
LOADパルス、このLOADパルスと第2のフレーム
カウンタより出力される自己LOADパルスの位相変動
範囲を示す位相信号を発生するタイミング発生手段、第
2のフレームカウンタの自己LOADパルスと位相信号
を比較する比較手段、この比較手段で自己LOADパル
スの変動範囲が位相信号の範囲内と判断されると自己L
OADパルスを上記第2のフレームカウンタに与えると
ともに、自己LOADパルスの変動範囲が位相信号の範
囲外と判断されるとタイミング発生手段のLOADパル
スを第2のフレームカウンタに与える選択手段を具備し
たものである。
ウンタの自己LOADと位相信号が比較され、位相信号
で示す範囲から自己LOADパルスの変動範囲が外れた
ときに限って、タイミング発生手段からのLOADパル
スが第2のフレームカウンタに入力されるようになるの
で、位相信号で示す範囲内での自己LOADパルスの位
相変動であれば、第2のフレームカウンタを誤ってLO
ADすることがなくなり、エラーフリーでの速度変換を
実現できる。
明する。
ある。図において、1は周波数nのクロックで回るnフ
レームカウンタで、このnフレームカウンタ1には、周
波数n系のフレームタイミング信号101と周波数nの
クロック102が入力されるようになっている。
は、タイミング発生回路2に与えるようにしている。こ
のタイミング発生回路2は、フレームカウンタ1の出力
に応じたタイミング信号を出力するもので、ここでは、
mフレームカウンタ3に対するLOADパルス103を
LOADパルス選択回路4に、LOADパルス103と
後述するmフレームカウンタ3の自己LOADパルス1
07の位相変動可能な範囲を示す位相信号104を位相
比較回路5に、フレームタイミング信号105を速度変
換部6、7にそれぞれ与えるようにしている。
ックで回るもので、パルス選択回路4からの出力と周波
数mのクロック106が入力されるようになっている。
また、このmフレームカウンタ3の出力は、タイミング
発生回路8に与えるとともに、自己のLOADパルス1
07としてLOADパルス選択回路4および位相比較回
路5にそれぞれ与えるようにしている。
の位相信号104とmフレームカウンタ3の自己LOA
Dパルス107の位相を比較するもので、自己のLOA
Dパルス107の変動範囲が位相信号104の範囲か否
かに対応した出力を発生するようになっている。
2からのLOADパルス103とmフレームカウンタ3
からの自己LOADパルス107の一方を選択するもの
で、位相比較回路5の比較出力が、自己LOADパルス
107の変動範囲が位相信号104の範囲と判断した場
合は、mフレームカウンタ3からの自己LOADパルス
107を、自己LOADパルス107の変動範囲が位相
信号104の範囲を越えたものと判断した場合は、タイ
ミング発生回路2からのLOADパルス103を選択し
て出力するようになっている。
ンタ3の出力に応じたタイミング信号を出力するもの
で、ここではフレームタイミング信号108として速度
変換部6、7に、多重タイミング信号109として多重
化回路9にそれぞれ与えるようにしている。
110、速度変換部7は、周波数nのSTデータについ
て、それぞれフレームタイミング信号105または10
8のタイミングで速度変換を実行するとともに、これを
出力するようにしている。そして、これら速度変換部
6、7からの出力は、多重回路9を通して多重化され、
多重化データとして出力されるようになっている。次
に、以上のように構成した実施例の動作を説明する。い
ま、周波数nからmに速度変換、フレーム位相変換され
る場合を述べる。
グ信号101と周波数nのクロック102がnフレーム
カウンタ1に入力されると、このnフレームカウンタ1
は、周波数nのクロックで回わされ、その出力が、タイ
ミング発生回路2に与えられる。
が、LOADパルス103としてLOADパルス選択回
路4に与えられるとともに、位相信号104として比較
器5に与えられ、さらにフレームタイミング信号105
として速度変換部6、7に与えられる。
路4からの出力と周波数mのクロック106が入力され
ると、周波数mのクロックで回わされ、その出力が、タ
イミング発生回路8に与えられるとともに、自己のLO
ADパルス107としてLOADパルス選択回路4およ
び位相比較回路5に与えられる。
れる周波数nのクロック102とmフレームカウンタ3
に入力される周波数mのクロック106が異なるPLL
回路により発生され、これらクロック102、106の
位相関係が周囲温度の変化などで変動する可能性がある
が、mフレームカウンタ3より出力される自己のLOA
Dパルス107の変動範囲が位相信号104の範囲と位
相比較回路5で判断される場合は、この時の位相比較回
路5の比較出力により、選択回路4の出力として自己の
LOADパルス107が選択され、mフレームカウンタ
3に入力されるようになる。
0および周波数nのSTデータについて、それぞれ速度
変換部6、7で速度変換が実行され、これら速度変換部
6、7からの出力が多重化回路9を通して多重化され多
重化データとして出力されることになる。
が温度変化により大きく変動し、mフレームカウンタ3
より出力される自己のLOADパルス107の変動範囲
が位相信号104の範囲より外れると位相比較回路5で
判断される場合は、この時の位相比較回路5の比較出力
により、選択回路4の出力としてタイミング発生回路2
からのLOADパルス103が選択され、このLOAD
パルス103がmフレームカウンタ3に入力される。そ
して、この場合も、上述したと同様にして周波数nのメ
インデータ110および周波数nのSTデータについ
て、それぞれ速度変換部6、7で速度変換が実行され、
これら速度変換部6、7からの出力が多重化回路9を通
して多重化され多重化データとして出力されることにな
る。
カウンタ1に入力される周波数nのクロック102とm
フレームカウンタ3に入力される周波数mのクロック1
06が異なるPLL回路により発生され、これらクロッ
ク102、106の位相関係が周囲温度の変化などで変
動する場合でも、この変動範囲が位相信号の範囲内であ
れば、選択回路4の出力として自己LOADパルス10
7が選択され、mフレームカウンタ3に入力され、一
方、変動範囲が位相信号の範囲より外れる場合には、選
択回路4の出力としてタイミング発生回路2からのLO
ADパルス103が選択され、mフレームカウンタ3に
入力されるようになるので、従来のフレームカウンタn
による周波数n系のタイミング発生回路のLOADパル
スを直接フレームカウンタmに入力していることから周
囲の温度変化が原因する位相変動によりバーストエラー
が発生するおそれがあるものに比べ、位相信号で示す範
囲内での位相変動であればmフレームカウンタ3を誤っ
てLOADすることを防止することができ、エラーフリ
ーで速度変換を行うことができる。なお、本発明は上記
実施例にのみ限定されず、要旨を変更しない範囲で適宜
変形して実施できる。
を行う速度変換装置であって、周波数nのクロックで回
る第1のフレームカウンタ、周波数mのクロックで回る
第2のフレームカウンタ、第1のフレームカウンタの出
力より第2のフレームカウンタに対するLOADパル
ス、このLOADパルスと第2のフレームカウンタより
出力される自己LOADパルスの位相変動範囲を示す位
相信号を発生するタイミング発生手段、第2のフレーム
カウンタの自己LOADパルスと位相信号を比較する比
較手段、この比較手段で自己LOADパルスの変動範囲
が位相信号の範囲内と判断されると自己LOADパルス
を上記第2のフレームカウンタに与えるとともに、自己
LOADパルスの変動範囲が位相信号の範囲外と判断さ
れるとタイミング発生手段のLOADパルスを第2のフ
レームカウンタに与える選択手段を具備したものである
から、周波数nのクロックと周波数mのクロックが異な
るPLL回路によって発生され、両クロックの位相関係
が温度変化などにより変動する場合があっても、第2の
フレームカウンタの自己LOADパルスの変動範囲が位
相信号で示す範囲から外れたときに限って、タイミング
発生手段からのLOADパルスが第2のフレームカウン
タに入力されるようになるので、位相信号で示す範囲内
での自己LOADパルスの位相変動であれば、第2のフ
レームカウンタを誤ってLOADすることがなくなり、
エラーフリーでの速度変換およびデータ多重を実現でき
るようになる。
成を示すブロック図。
路、3…mフレームカウンタ、4…選択回路、5…位相
比較回路、6、7…速度変換部、9…多重化回路、10
1…フレームタイミング信号、102…周波数nのクロ
ック、103…LOADパルス、104…位相信号、1
05…フレームタイミング信号、106…周波数mのク
ロック、107…自己LOADパルス、108…フレー
ムタイミング信号、109…多重タイミング信号、11
0…メインデータ、111…STデータ。
Claims (1)
- 【請求項1】 周波数nからmへの速度変換を行う速度
変換装置において、周波数nのクロックで回る第1のフ
レームカウンタと、周波数mのクロックで回る第2のフ
レームカウンタと、上記第1のフレームカウンタの出力
より上記第2のフレームカウンタに対するLOADパル
スおよびこのLOADパルスと上記第2のフレームカウ
ンタより出力される自己LOADパルスの位相変動範囲
を示す位相信号を発生するタイミング発生手段と、上記
第2のフレームカウンタの自己LOADパルスと上記位
相信号を比較する比較手段と、この比較手段で上記自己
LOADパルスの変動範囲が上記位相信号の範囲内と判
断されると上記自己LOADパルスを上記第2のフレー
ムカウンタに与えるとともに上記自己LOADパルスの
変動範囲が上記位相信号の範囲外と判断されると上記タ
イミング発生手段のLOADパルスを上記第2のフレー
ムカウンタに与える選択手段とを具備したことを特徴と
する速度変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3036242A JP3017814B2 (ja) | 1991-03-01 | 1991-03-01 | 速度変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3036242A JP3017814B2 (ja) | 1991-03-01 | 1991-03-01 | 速度変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04274632A JPH04274632A (ja) | 1992-09-30 |
JP3017814B2 true JP3017814B2 (ja) | 2000-03-13 |
Family
ID=12464305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3036242A Expired - Lifetime JP3017814B2 (ja) | 1991-03-01 | 1991-03-01 | 速度変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3017814B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6299180B2 (ja) | 2013-11-27 | 2018-03-28 | 株式会社リコー | 撮像装置、撮像システムおよび当該撮像装置による撮像方法 |
-
1991
- 1991-03-01 JP JP3036242A patent/JP3017814B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04274632A (ja) | 1992-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960012737A (ko) | 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 | |
JPH07202865A (ja) | 高速通信システム、高速通信実行方法及び高速通信方法 | |
JP4310036B2 (ja) | タイミング信号発生回路、及び、それを備えた半導体検査装置 | |
JP3017814B2 (ja) | 速度変換装置 | |
JP2744094B2 (ja) | ディジタルシステム | |
JPH10145230A (ja) | Pll回路 | |
JP2643523B2 (ja) | ビット多重装置 | |
KR860003713A (ko) | 발진기용 동기화 회로 | |
JP3132657B2 (ja) | クロック切替回路 | |
JP2977026B2 (ja) | ビットずれ補正回路 | |
JPH0741230Y2 (ja) | 低次群障害発生時用スタッフ率固定回路 | |
KR960009775A (ko) | 국설교환기의 기준클럭선택 장치 및 그 제어방법 | |
JP2733569B2 (ja) | シリアル同期式通信方式 | |
JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
KR100201400B1 (ko) | 클럭 동기회로 | |
JPH08265168A (ja) | シリアル−パラレル変換回路 | |
JP2930083B2 (ja) | パラレル/シリアル変換回路 | |
JP2872036B2 (ja) | 速度変換装置 | |
CA1296073C (en) | Clock holdover circuit | |
JPH09139730A (ja) | エラステックストア | |
KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
JPS5827527B2 (ja) | クロック回路 | |
JPH0423637A (ja) | データ受信装置 | |
JPH0683173B2 (ja) | 速度変換ビット多重回路装置 | |
JPH06237233A (ja) | 多重伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 12 |