JP2733569B2 - シリアル同期式通信方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータとコンピ
ュータとの間や、コンピュータとその周辺装置との間に
おいてデータを伝送するときに用いられるシリアル同期
式通信方式に関する。

【０００２】

【従来の技術】コンピュータなどの情報処理機器におい
て外部と通信する方式には、シリアル調歩式（非同期
式）と、シリアル同期式とがある。

【０００３】調歩式通信方式は、データ通信を行う際
に、送信側と受信側とでタイミングはとらずに、１文字
単位で同期をとるものである。すなわち、１文字分のデ
ータをスタートビットとストップビットとで挟み込んだ
状態で送信することにより同期をとるものである。パソ
コン通信のようにデータ量が比較的少なく伝送速度も低
速な対話型の通信には調歩式通信方式が採用されること
が多い。

【０００４】同期式通信方式は、データ通信を行う際
に、同期信号を用いて送信側と受信側とでタイミングを
一致させながら通信を行うものである。大容量のデータ
を高速で送信する場合には同期式通信方式が採用され
る。データ伝送の確度が高いからである。

【０００５】外部とのインターフェイスにシリアル調歩
式通信方式を用いる情報処理機器においては、そのイン
ターフェイス部の動作が正常であるか異常であるかの診
断を行うのに、通常、送信信号ラインと受信信号ライン
とを短絡させ、自分で送信した信号を自分で受信し、送
信した内容と受信した内容とを比較し、一致しておれば
そのインターフェイス部の動作が正常であると判断す
る。

【０００６】一方、外部とのインターフェイスにシリア
ル同期式通信方式を用いる情報処理機器においては、そ
のインターフェイス部の動作の診断を行うのに、通常、
送信信号ラインと受信信号ラインとを短絡させるととも
に、外部より同期信号を入力し、この同期信号にタイミ
ングを合わせて信号を送信し、かつ、その自分で送信し
た信号をその同期信号にタイミングを合わせて自分で受
信し、送信した内容と受信した内容とを比較し、一致し
ておればそのインターフェイス部の動作が正常であると
判断する。すなわち、シリアル調歩式通信方式とは異な
り、同期信号によって送信信号と受信信号とのタイミン
グをとっている。

【０００７】以下、シリアル調歩式通信方式とシリアル
同期式通信方式の具体例を説明する。まず、図３によっ
てシリアル調歩式通信方式を説明する。

【０００８】情報処理機器１は、制御部２と外部とのイ
ンターフェイス部３とを備えている。制御部２は、一般
的に、操作者に対する表示を行う表示部４と、操作者か
らの入力を行う入力部５と、制御を司るＣＰＵ６と、制
御の方法をプログラムとして格納しているＲＯＭ７と、
制御中の一時的なデータを格納するＲＡＭ８とから構成
されている。インターフェイス部３は、制御部２で取り
扱われるパラレル信号と外部との信号授受に使用される
シリアル信号とを双方向的に変換する信号変換部（ＳＩ
Ｏ）９と、信号変換部９でシリアル信号に変換された送
信信号を外部に送信するドライバ１０と、外部から送ら
れてくる信号を受信信号として受け取って信号変換部９
に渡すレシーバ１１とから構成されている。ドライバ１
０から導出された送信信号ライン１２とレシーバ１１か
ら導出された受信信号ライン１３とは折り返しコネクタ
１４において短絡されるようになっている。

【０００９】シリアル調歩式通信方式の動作を説明する
と、操作者によって入力部５から入力された指示に基づ
いて、ＲＯＭ７に格納されているプログラムに従ったＣ
ＰＵ６の制御により、任意のデータ列がパラレルに信号
変換部９に送出され、信号変換部９においてシリアル信
号に変換された後、ドライバ１０を介して外部に送信さ
れる。この送信信号は折り返しコネクタ１４において受
信信号となってレシーバ１１に入力され、レシーバ１１
から信号変換部９に戻される。その受信信号は信号変換
部９によってパラレルデータに逆変換され、ＣＰＵ６に
よって読み込まれる。ＣＰＵ６は、受信したデータと送
信したデータとを比較し、両者が一致すればインターフ
ェイス部３の動作に異常はないと判断し、逆に一致しな
ければインターフェイス部３の動作に異常があると判断
し、それぞれの結果を表示部４に表示して操作者に知ら
せる。

【００１０】次に、図４によってシリアル同期式通信方
式を説明する。

【００１１】情報処理機器２１は、制御部２２と外部と
のインターフェイス部２３とを備えている。制御部２２
は、一般的に、操作者に対する表示を行う表示部２４
と、操作者からの入力を行う入力部２５と、制御を司る
ＣＰＵ２６と、制御の方法をプログラムとして格納して
いるＲＯＭ２７と、制御中の一時的なデータを格納する
ＲＡＭ２８とから構成されている。インターフェイス部
２３は、制御部２２で取り扱われるパラレル信号と外部
との信号授受に使用されるシリアル信号とを双方向的に
変換する信号変換部（ＳＩＯ）２９と、信号変換部２９
でシリアル信号に変換された送信信号を外部に送信する
ドライバ３０と、外部から送られてくる信号を受信信号
として受け取って信号変換部２９に渡すレシーバ３１と
から構成されている。ドライバ３０から導出された送信
信号ライン３２とレシーバ３１から導出された受信信号
ライン３３とは折り返しコネクタ３４において短絡され
るようになっている。さらに、外部から入力する同期信
号を発生するための同期信号発信器３５が設けられ、同
期信号ライン３６を介して信号変換部２９に対して同期
信号を供給するようになっている。

【００１２】シリアル同期式通信方式の動作を説明する
と、操作者によって入力部２５から入力された指示に基
づいて、ＲＯＭ２７に格納されているプログラムに従っ
たＣＰＵ２６の制御により、任意のデータ列がパラレル
に信号変換部２９に送出され、信号変換部２９において
シリアル信号に変換された後、同期信号発信器３５から
の同期信号に同期した状態でドライバ３０を介して外部
に送信される。この送信信号は折り返しコネクタ３４に
おいて受信信号となってレシーバ３１に入力され、レシ
ーバ３１から信号変換部２９に戻される。その受信信号
は、同期信号発信器３５からの同期信号に同期した状態
で信号変換部２９によってパラレルデータに逆変換さ
れ、ＣＰＵ２６によって読み込まれる。ＣＰＵ２６は、
受信したデータと送信したデータとを比較し、両者が一
致すればインターフェイス部２３の動作に異常はないと
判断し、逆に一致しなければインターフェイス部２３の
動作に異常があると判断し、それぞれの結果を表示部２
４に表示して操作者に知らせる。

【００１３】

【発明が解決しようとする課題】図４で説明したよう
に、シリアル同期式通信方式のインターフェイス部２３
の動作を診断するためには、送信信号ライン３２と受信
信号ライン３３とを短絡させるだけでなく、外部よりイ
ンターフェイス部２３に同期信号を供給するための同期
信号発信器３５を必要とする。この同期信号発信器３５
は、電源、水晶発振子やトランジスタまたはＩＣなど多
数の部品からなるもので、かなり高いコストを要するも
のである。このように、従来のシリアル同期式通信方式
は、図３のシリアル調歩式通信方式に比べて、インター
フェイス部の動作診断に要するコストが高くつくという
問題を有している。

【００１４】本発明は、このような事情に鑑みて創案さ
れたものであって、インターフェイス部の動作診断に要
するコストを低減することができるシリアル同期式通信
方式を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明に係るシリアル同
期式通信方式は、制御部からのパラレル信号をインター
フェイス部の信号変換部においてシリアル信号に変換
し、そのシリアル信号を同期信号に同期させる状態でド
ライバを介して外部に送信するとともに、その送信信号
を折り返しコネクタにおいて折り返してレシーバで受信
し、その受信信号を前記信号変換部によって前記の同期
信号に同期させる状態でパラレル信号に逆変換して前記
制御部に送出し、その制御部において送信信号と受信信
号とを比較し一致するか否かを判断することで前記イン
ターフェイス部の動作を診断するように構成したシリア
ル同期式通信方式において、前記ドライバを介しての送
信と前記レシーバを介しての受信とのタイミングを合わ
せるための前記の同期信号を前記信号変換部に供給する
のに、他のシリアル調歩式通信方式のインターフェイス
部から周期が一定の送信信号を送信してこれを前記の同
期信号として供給するようにしたことを特徴とするもの
である。

【００１６】

【作用】インターフェイス部の動作診断を高精度に行う
ためには、送信信号を折り返して受信信号として受信す
るだけでなく、外部よりインターフェイス部に同期信号
を供給して送信信号の送信のタイミングと受信信号の受
信のタイミングとを合わせる必要がある。従来において
は、その同期信号を特別に設けた同期信号発信器によっ
て供給するようにしており、その同期信号発信器のため
に高精度診断が高コストについていたのであるが、本発
明の場合には、他のシリアル調歩式通信方式のインター
フェイス部から送信した周期が一定の送信信号を前記の
同期信号として本インターフェイス部に供給するように
したので、従来必要とした同期信号発信器を省略しなが
らも高精度な診断が可能となった。

【００１７】

【実施例】以下、本発明に係るシリアル同期式通信方式
の一実施例を図面に基づいて詳細に説明する。

【００１８】図１は実施例に係るシリアル同期式通信方
式を適用したコンピュータなどの情報処理機器の電気的
構成を示すブロック線図である。

【００１９】情報処理機器４１は、制御部４２と外部と
の第１および第２のインターフェイス部４３ａ，４３ｂ
とを備えている。制御部４２は、一般的に、操作者に対
する表示を行う表示部４４と、操作者からの入力を行う
入力部４５と、制御を司るＣＰＵ４６と、制御の方法を
プログラムとして格納しているＲＯＭ４７と、制御中の
一時的なデータを格納するＲＡＭ４８とから構成されて
いる。

【００２０】第１のインターフェイス部４３ａは、制御
部４２で取り扱われるパラレル信号と外部との信号授受
に使用されるシリアル信号とを双方向的に変換する第１
の信号変換部（ＳＩＯ）４９ａと、この第１の信号変換
部４９ａでシリアル信号に変換された送信信号を外部に
送信する第１のドライバ５０ａと、外部から送られてく
る信号を受信信号として受け取って第１の信号変換部４
９ａに渡す第１のレシーバ５１ａとから構成されてい
る。

【００２１】同様に、第２のインターフェイス部４３ｂ
は、制御部４２で取り扱われるパラレル信号と外部との
信号授受に使用されるシリアル信号とを双方向的に変換
する第２の信号変換部（ＳＩＯ）４９ｂと、この第２の
信号変換部４９ｂでシリアル信号に変換された送信信号
を外部に送信する第２のドライバ５０ｂと、外部から送
られてくる信号を受信信号として受け取って第２の信号
変換部４９ｂに渡す第２のレシーバ５１ｂとから構成さ
れている。

【００２２】第１のドライバ５０ａから導出された第１
の送信信号ライン５２ａは、第１のレシーバ５１ａから
導出された第１の受信信号ライン５３ａに対して折り返
しコネクタ５４において短絡されるように構成されてい
る。さらに、第２のドライバ５０ｂから導出された第２
の送信信号ライン５２ｂは、第１の信号変換部４９ａか
ら導出された同期信号ライン５５ａに対して折り返しコ
ネクタ５４において短絡されるように構成されている。

【００２３】上記のように、情報処理機器は複数のイン
ターフェイス部を備えていることが多く、シリアル同期
式通信方式の第１のインターフェイス部４３ａの動作を
診断するためには、第２のインターフェイス部４３ｂの
第２のドライバ５０ｂから周期が一定の送信信号を同期
信号として第１のインターフェイス部４３ａにおける第
１の信号変換部４９ａに供給すればよい。この場合、第
２のインターフェイス部４３ｂはシリアル調歩式通信方
式でもよく、この第２のインターフェイス部４３ｂは事
前に図３の方法で動作が正常であると確認されているも
のとする。

【００２４】そして、第１のインターフェイス部４３ａ
の動作の診断に際して、第２のインターフェイス部４３
ｂの第２の信号変換部４９ｂは、第２のドライバ５０ｂ
に送信されるシリアル信号として、図２に示すように、
スタートビットＳ_A （“０”）とストップビットＳ
_B （“１”）との間に１文字分の送信データＳ_C （“０
１０１０１０１”（ヘキサデシマル（１６進数）表記で
“５５Ｈ”））を挟み込んだシリアル信号を生成するこ
とにより、デューティ比が５０パーセントの信号すなわ
ち同期信号を送出するようになっている。このことによ
り、従来例で必要とした同期信号発信器３５を省略して
いる。

【００２５】次に、以上のように構成された情報処理機
器４１におけるシリアル同期式通信方式の動作を説明す
る。

【００２６】操作者によって入力部４５から入力された
指示に基づいて、ＲＯＭ４７に格納されているプログラ
ムに従ったＣＰＵ４６の制御により、第２のインターフ
ェイス部４３ｂにおける第２の信号変換部４９ｂは、図
２のように設定され、デューティ比５０パーセントの送
信信号が生成され、これが同期信号として、折り返しコ
ネクタ５４を介して第１のインターフェイス部４３ａの
第１の信号変換部４９ａに与えられる。

【００２７】また、ＲＯＭ４７のプログラムに従ったＣ
ＰＵ４６の制御により、任意のデータ列がパラレルに第
１の信号変換部４９ａに送出され、第１の信号変換部４
９ａにおいてシリアル信号に変換された後、第２のイン
ターフェイス部４３ｂからの同期信号に同期した状態で
第１のドライバ５０ａを介して外部に送信される。この
送信信号は折り返しコネクタ５４において受信信号とな
って第１のレシーバ５１ａに入力され、第１のレシーバ
５１ａから第１の信号変換部４９ａに戻される。この受
信信号は、第２のインターフェイス部４３ｂからの同期
信号に同期した状態で第１の信号変換部４９ａによって
パラレルデータに逆変換され、ＣＰＵ４６によって読み
込まれる。ＣＰＵ４６は、受信したデータと送信したデ
ータとを比較し、両者が一致すれば第１のインターフェ
イス部４３ａの動作に異常はないと判断し、逆に一致し
なければ第１のインターフェイス部４３ａの動作に異常
があると判断し、それぞれの結果を表示部４４に表示し
て操作者に知らせる。

【００２８】図示はしていないが、第２のインターフェ
イス部４３ｂがシリアル同期式通信方式をもサポートし
ているのであれば、第１のインターフェイス部４３ａと
第２のインターフェイス部４３ｂとの役割を交代して、
第２のインターフェイス部４３ｂの動作の診断を行う際
に、第１のインターフェイス部４３ａから第２のインタ
ーフェイス部４３ｂの第２の信号変換部４９ｂに同期信
号すなわちデューティ比５０パーセントの送信信号を供
給すればよい。なお、一般的に、シリアル同期式通信方
式をサポートしているインターフェイス部であれば、シ
リアル調歩式通信方式もサポートしている。

【００２９】上記の実施例は単一の情報処理機器４１に
複数のインターフェイス部を備えていたが、単一のシリ
アル・インターフェイス部しか備えていない情報処理機
器にあっても、その生産工程などにおいては複数の機器
を同時に取り扱うことになるのが普通であるから、例え
ば、Ｎ台目の機器のシリアル・インターフェイス部の動
作診断において、（Ｎ−１）台目の機器のシリアル・イ
ンターフェイス部から送出されたデューティ比５０パー
セントの送信信号を同期信号として利用するようにして
もよい。

【００３０】なお、同期信号としては、デューティ比５
０パーセントの信号に限定されるものではなく、周期が
一定のものであればよい。

【００３１】以上のようにして、本発明の方式を採用す
ることにより、従来必要とした同期信号発信器を省略し
てコストダウンを図りながらも、インターフェイス部の
診断を高精度に行うことができるようになった。

【００３２】

【発明の効果】以上のように、本発明によれば、インタ
ーフェイス部に与えるべき同期信号として、他のシリア
ル調歩式通信方式のインターフェイス部からの周期が一
定の送信信号を利用するように構成したので、従来必要
であった同期信号発信器を省略してコストダウンを図り
ながらも、インターフェイス部の診断を高精度に行うこ
とができるようになった。

【図面の簡単な説明】

【図１】本発明の一実施例に係るシリアル同期式通信方
式を適用した情報処理機器の電気的構成を示すブロック
線図である。

【図２】実施例において同期信号として生成されたシリ
アル調歩式通信方式の送信信号の波形図である。

【図３】従来のシリアル調歩式通信方式を適用した情報
処理機器の電気的構成を示すブロック線図である。

【図４】従来のシリアル同期式通信方式を適用した情報
処理機器の電気的構成を示すブロック線図である。

【符号の説明】

４１ 情報処理機器 ４２ 制御部 ４３ａ 第１のインターフェイス部 ４３ｂ 第２のインターフェイス部 ４６ ＣＰＵ ４９ａ 第１の信号変換部 ４９ｂ 第２の信号変換部 ５０ａ 第１のドライバ ５０ｂ 第２のドライバ ５１ａ 第１のレシーバ ５１ｂ 第２のレシーバ ５２ａ 第１の送信信号ライン ５２ｂ 第２の送信信号ライン ５３ａ 第１の受信信号ライン ５４ 折り返しコネクタ ５５ａ 同期信号ライン Ｓ_A スタートビット Ｓ_B ストップビット Ｓ_C １文字分の送信データ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 制御部からのパラレル信号をインターフ
   ェイス部の信号変換部においてシリアル信号に変換し、
   そのシリアル信号を同期信号に同期させる状態でドライ
   バを介して外部に送信するとともに、その送信信号を折
   り返しコネクタにおいて折り返してレシーバで受信し、
   その受信信号を前記信号変換部によって前記の同期信号
   に同期させる状態でパラレル信号に逆変換して前記制御
   部に送出し、その制御部において送信信号と受信信号と
   を比較し一致するか否かを判断することで前記インター
   フェイス部の動作を診断するように構成したシリアル同
   期式通信方式において、前記ドライバを介しての送信と
   前記レシーバを介しての受信とのタイミングを合わせる
   ための前記の同期信号を前記信号変換部に供給するの
   に、他のシリアル調歩式通信方式のインターフェイス部
   から周期が一定の送信信号を送信してこれを前記の同期
   信号として供給するようにしたことを特徴とするシリア
   ル同期式通信方式。