JPH06319184A - 制御装置内の通信方式 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、例えば自動生化学分析装置等の制御
装置に関し、特別な信号線を必要とせず迅速かつ確実に
制御信号を伝達する制御装置内の通信方式を提供するこ
とを目的としている。 【構成】一又は二以上の複数の制御回路１０ａ，〜ｎ
と、これらの制御回路１０を総括するメイン制御回路１
１とを必要な個所に分散して配置し、これら各制御回路
間を通信線４を用いて接続した制御装置において、上記
メイン制御回路１１に、通常のデータ通信の信号形式と
は異なる特定の形式の信号を上記通信線４を介して送信
する送信回路１を設け、上記制御回路１０に、上記特定
の形式の信号を検出すると共に、これを検出したときに
は制御回路１０に対して、制御回路１０の障害復旧及び
各制御回路１０の同期をとる等の制御信号を出力する検
出回路２を設けた構成である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば自動生化学分析
乃至免疫分析を実施する分析装置等の種々の制御装置内
の通信方式に関する。

【０００２】

【従来の技術】従来、自動生化学分析装置、自動車、工
作機械等の制御装置において、分析または製造のための
対象物を搬送、把持、分注、取付け、加工または測定す
る各種操作手段の各制御回路を装置内の１ヶ所に集中配
置し、これら制御回路間をバスケーブルで配線したり又
は１枚の基板に設けたりしていた。この際装置内の各所
に配置されたアクチュエータとセンサからの線材１４を
制御回路へ接続するために多くの制御線が用いられ、こ
れらの制御線で装置内を引き回す必要があった。

【０００３】このため、制御装置内の各所にあるセンサ
機構部品と制御回路とを結ぶ制御線の本数を減らすため
に、センサ機構部品の近くに制御基板を分散配置し、こ
の分散した制御基板間を通信線で結ぶことにより、制御
線の本数を減らす手法が用いられていた。

【０００４】このように制御基板を分散配置しその間を
通信線で接続した場合には、各制御基板の処理を同期さ
せ或いは障害時等には例えばメインの制御基板から特定
の基板又は全基板をリセットしてその障害等を復旧させ
ることがある。この際、同期信号或いはリセット信号を
該当する制御基板に伝達する手段としては、 １．通信線以外に新たに同期或いはリセット用の信号線
を接続する。

【０００５】２．マイクロコンピュータを使用した制御
基板では、通信線を経由して送受信されるデータを所定
の解析プログラムで解析し、これにより同期信号或いは
リセット信号として規定された特定のデータを発見した
とき同期動作或いはリセット動作を行うようにしてい
た。

【０００６】

【発明が解決しようとする課題】さて、上記従来技術１
では、通信線の他に新たな信号線を追加するので、それ
を接続するためのコネクタ等が必要になりコストアップ
につながり、装置内の制御線の本数を減らした効果が薄
れ、また、従来技術２では、プログラムで処理するため
に応答速度が遅く、また障害の発生と共にマイクロコン
ピュータが暴走してプログラムが正常に処理されない場
合にはリセット動作が機能しないことになり、障害復旧
のためのリセットの意義が失われる、といった問題があ
った。

【０００７】本発明は、上記問題点に鑑みてなされたも
のであり、特別な信号線を必要とせず迅速かつ確実に制
御信号を伝達する制御装置内の通信方式を提供すること
を目的としている。

【０００８】

【問題を解決するための手段】以上の技術的課題を解決
するため、本発明に係る制御装置内の通信方式は図１に
示すように、一又は二以上の複数の制御回路１０ａ，〜
ｎと、これらの制御回路１０を総括するメイン制御回路
１１とを必要な個所に分散して配置し、これら各制御回
路間を通信線４を用いて接続した制御装置において、上
記メイン制御回路１１に、通常のデータ通信の信号形式
とは異なる特定の形式の信号を上記通信線４を介して送
信する送信回路１を設け、上記制御回路１０に、上記特
定の形式の信号を検出すると共に、これを検出したとき
には制御回路１０に対して、制御回路１０の障害復旧及
び各制御回路１０の同期をとる等の制御信号を出力する
検出回路２を設けた構成である。

【０００９】

【作用】上記制御装置としては、例えば内部にパルスモ
ータ或いはセンサ等の機構を有する自動分析装置等があ
り、各機構毎に制御回路１０ａ，ｂ等が設けられこれら
がメイン制御回路１１によって総括制御される。

【００１０】通常の稼働時にはメイン制御回路１１は通
信線４を介して制御回路１０ａ，ｂに所定の指示を与
え、また制御回路１０ａ，ｂからの情報は通信線４を経
由してメイン制御回路１１に伝達される。

【００１１】そして、例えば制御装置の稼働中に制御回
路１０ａ，１０ｂに障害が発生すると、メイン制御回路
１１は制御回路１０ａ，１０ｂに対して障害復旧の制御
指示を行なう。このとき、メイン制御回路１１は送信回
路１から特定の形式の信号を送信し、これは通信線４を
経由して制御回路１０ａ，１０ｂに伝達される。一方、
制御回路１０ａ，１０ｂでは検出回路２において通信線
４を経由して送られてくる信号を調べ、これから上記特
定の形式の信号を検出する。そして、該当する信号が検
出された場合には検出回路２から制御信号を出力し、こ
れによって制御回路１０をリセットして障害復旧を行
う。

【００１２】また、同様にして、メイン制御回路１１が
各制御回路１０ａ，１０ｂの同期をとりたい場合には、
送信回路１から同期をとるための特定の形式の信号を通
信線４を介して送信し、これを検出回路２で検出して検
出回路２から同期に係る制御信号を出力し、これによっ
て制御回路１０ａ，１０ｂの同期がとられる。

【００１３】

【実施例】以下本発明の実施例を図面に基づいて詳細に
説明する。図２（ａ）は第１の実施例に係る制御装置を
示すものであり、この制御装置は自動分析装置の内部に
あって、この装置内を各制御部位毎に分散制御する場合
の全体の構成図を示したものである。

【００１４】上記制御装置は、制御装置全体を総括する
メイン制御回路１１と、各制御部位毎に分散された制御
回路１０ａ及び１０ｂとを有している。この制御回路１
０ａにはパルスモータ１２及びセンサ１３ａがそれぞれ
複数の線材からなる制御線１４ａ及び制御線１４ｂで接
続され、また制御回路１０ｂにはＡＣモータ１４及びセ
ンサ１３ｂがそれぞれ複数の線材からなる制御線１４ｃ
及び制御線１４ｄで接続されている。

【００１５】そして、上記制御回路１０ａ，ｂは各制御
回路に接続されたパルスモータ１２、ＡＣモータ１４等
のアクチュエータを個別に制御し、これら制御回路１０
ａ，ｂはメイン制御回路１１によって総括制御される。
さらにこの実施例では、メイン制御回路１１と制御回路
１０ａ間、制御回路１０ａと制御回路１０ｂ間及び制御
回路１０ｂとメイン制御回路１１間をそれぞれ通信線４
ａ，４ｂ及び４ｃで接続されている。これら、通信線４
ａ，４ｂ及び４ｃは図に示すようにリング状に接続され
ており、メイン制御回路１１から出力された信号は通信
線４ａ，４ｂ，４ｃを経由して各制御回路１０ａ，ｂに
伝達され、元のメイン制御回路１１に戻る。なお、この
実施例では２個の制御回路１０ａ，ｂが示されている
が、これは１個以上何個あってもよい。また、通信系形
態も必ずしもリング状でなくとも制御回路１０ａ，ｂの
各々がメイン制御回路１１に直接接続するなどの他の接
続方式であってもよい。

【００１６】図２（ｂ）はメイン制御回路１１及び制御
回路１０ａの内部を説明したものである。このメイン制
御回路１１内の一般送信回路１８は通常の一般データを
送信する回路であり、また送信回路１は電気回路で構成
され一般送信回路１８からは送信されることのない特定
パターンのデータを送信する回路である。また、制御回
路１０ａ内の受信回路１７は上記一般データを受信する
回路であり、検出回路２は上記特定パターンのデータを
検出する回路である。

【００１７】図３は上記制御回路１０ａ又は１０ｂの内
部構成図を示したものである。この制御回路１０ａは、
通信線４ａに対してデータの送受信を行うトランシーバ
１９及びレシーバ１６、データをシリアルからパラレル
或いはパラレルからシリアルに変換しＬＳＩからなるシ
リアルパラレル変換回路１５、マイクロコンピュータ２
０、センサ１３ａからの情報を受けるレシーバ１６及
び、パルスモータ１２を駆動するドライバー３１を有し
ている。さらに制御回路１０ａは上記検出回路２とし
て、ディップＳＷ或いはＲＯＭ（リードオンリメモリ）
等で構成され特定のデータパターンが設定されているパ
ターン設定回路８、及び受信したデータとパターン設定
回路８に設定されたデータとを比較する比較回路７が設
けられている。

【００１８】上記マイクロコンピュータ２０はドライバ
ー３１によって駆動されるパルスモータ１２の動きを制
御し、また、センサ１３ａからの情報をレシーバー３２
を介して入力し、装置の状態を検知する。また、このマ
イクロコンピュータ２０から出力される送信データ５
は、シリアルパラレル変換回路１５でシリアルデータに
変換され、トランシーバ１９を経由して通信線４ｂに送
出される。

【００１９】ここで、上記実施例の動作を説明する。通
常の稼働時にはメイン制御回路１１は通信線４を介して
制御回路１０ａ，ｂに所定の指示を与え、また制御回路
１０ａ，ｂにおけるセンサ１３等からの必要な情報は通
信線４を経由してメイン制御回路１１に伝達される。

【００２０】そして、例えば制御装置の稼働中に制御回
路１０ａ，１０ｂに障害が発生すると、メイン制御回路
１１は制御回路１０ａ，１０ｂに対して障害復旧の制御
指示を行なう。このとき、メイン制御回路１１は制御回
路１０ａ，ｂのいずれかに異常が発生したことを検知し
た場合、制御回路１０ａ，ｂにリセットの指示を与える
べく、予め規定された特定パターンのデータを上記送信
回路１から送信する。

【００２１】すると、このデータは通信線４ａを経由し
て制御回路１０ａに送られ、制御回路１０ａではデータ
はレシーバ１６を経由してシリアルパラレル変換回路１
５に入力されここでパラレルデータに変換される。この
パラレルデータに変換された受信データ６はマイクロコ
ンピュータ２０及び比較回路７に送られ、この比較回路
７に入力した受信データ６はパターン設定回路８で設定
されているデータパターンと比較される。

【００２２】そして、比較回路７での比較の結果、両デ
ータが一致した場合には比較回路７から一致信号９が出
力される。この一致信号９はリセット信号としてマイク
ロコンピュータ２０に入力され、これにより制御回路１
０ａがリセットされて障害等が取り除かれ、この後所定
の初期状態に復旧して新たに制御回路１０ａの稼働が開
始される。

【００２３】なお、この例では通信線はリング状になっ
ているので、上記通信線４ａを経由して送られてきた特
定パターンのデータは、制御回路１０ａに入力されると
ともに通信線４ｂを経由して制御回路１０ｂに送られ、
ここでも上記と同様のリセットの処理が行われ、更に通
信線４ｃを経由してメイン制御回路１１に戻される。

【００２４】尚、リング状以外の接続方式では戻す必要
はない。以上メイン制御回路１１によるリセットの処理
について述べたが、パルスモータ１２等の動作を同期さ
せる同期化についても同様である。例えばメイン制御回
路１１が、制御回路１０ａ，１０ｂで制御されるパルス
モータ１２、ＡＣモータ１４をあるタイミングで同時に
動作させたい場合は、予め同期化を行わせる特定パター
ンのデータを規定しておき、これを制御回路１０ａ，ｂ
に向けて送信する。すると上述したように、制御回路１
０ではパターン設定回路８に上記規定されたデータが設
定されているので、比較回路７で一致の判断がされ一致
信号９が出力される。したがって、この一致信号を同期
信号として用いれば、パルスモータ１２及びＡＣモータ
１４の動作を同期化させることができる。

【００２５】また、上記特定パターンのデータの規定し
だいで、制御回路１０ａのみ或いは制御回路１０ｂのみ
にリセット或いは同期化の指示を与えることが可能であ
る。次に、本発明の第２の実施例について説明する。

【００２６】図４は、図２におけるメイン制御回路１１
内の通信制御回路を示したものである。なお、以下例え
ばリセット信号を「ＲＥＳ」としたとき、これを反転
（ＮＯＴ）したリセット信号を「＊ＲＥＳ」と表す。

【００２７】この通信制御回路は、ＣＰＵ２０、ＲＯＭ
２１及びＲＡＭ２２でマイクロコンピュータの基本回路
を構成している。ＣＰＵ２０は内部にシリアル通信機能
を内蔵しており、ピンＴＸＤＭからシリアル信号が出力
され、この送信データはドライバ２９を経由して発光素
子２４に入力されここで光信号に変換される。そして、
上記発光素子２４には光ファイバ製の通信線４ａが接続
され光信号が伝達される。一方、受信側の通信線４ｃは
受光素子２５に接続され、ここで電気信号に変換された
後、ＣＰＵ２０のシリアル信号入力端子としてのピンＲ
ＸＤＭに入力される。またリセット回路２８は、外部か
らのリセット信号＊ＳＲＥＳによりＣＰＵ２０へリセッ
ト信号を送る。

【００２８】さて、ＣＰＵ２０において内蔵通信機能を
使用しないときのＴＸＤＭ端子は常時Ｈ（ｈｉｇｈ ｌ
ｅｖｅｌ）である。通信機能を使用するときは、データ
通信時はもちろん、データを通信していないときもＨと
Ｌ（ｌｏｗ ｌｅｖｅｌ）を一定時間内で変化させてい
るので、一定時間（送信クロック）以上Ｌの状態が続く
ことはない。

【００２９】図中の、アドレスデコーダ２７及び特定信
号出力回路２６は、通常発生することのないＴＸＤＭの
連続したＬ状態と同様な状態を作る回路である。Ｉ／Ｏ
出力命令でアドレスデコーダ２７からの＊ＩＯＷＣＯ信
号を入力すると特定信号出力回路２６から出力される＊
ＬＲＥＳ信号はＬ状態となる。この＊ＬＲＥＳ信号はド
ライバ２９のＡＮＤ入力の一方の端子に接続されるの
で、発光素子２４は発光した状態になり、これは上記Ｔ
ＸＤＭをＬ状態にしたことと同じである。

【００３０】またＩ／Ｏ出力命令でアドレスデコーダ２
７からの＊ＩＯＷＣ１信号を入力すると特定信号出力回
路２６から出力される＊ＬＲＥＳ信号はＨ状態になり、
通常の通信状態に戻る。

【００３１】したがって、ＣＰＵ２０からの所定のＩ／
Ｏ出力命令により、アドレスデコーダ２７、特定信号出
力回路２６及びドライバ２９を介して、通常発生するこ
とのないＴＸＤＭをＬ状態にした信号が作り出されるの
で、これを上記特定パターンのデータとして用いること
ができる。

【００３２】図５は制御回路１０ａ等における通信制御
回路を示したものである。この通信制御回路は、上記制
御回路１１の場合と同様にＣＰＵ２０、ＲＯＭ２１、Ｒ
ＡＭ２２でマイクロコンピュータを構成しており、同様
な発光素子２４、ドライバ２９、受光素子２５を有して
いる。また、リセット回路２８は電源投入時にリセット
信号を出力し、制御回路をリセットする。

【００３３】そして、通信線４ａは受光素子２５に接続
され、受光素子２５で受信された信号は、ＣＰＵ２０の
ピンＲＸＤＭ端子及びカウンタの機能を有する特定信号
検出回路３０（ＬＳ３９３）のＣＬＲ端子に接続されて
いる。

【００３４】上述したように、通常の受信信号はＨ又は
Ｈ，Ｌの繰り返しであるので、特定信号検出回路３０で
はカウント動作が継続されずＱＤ出力は常にＬになる
が、上記特定信号出力回路２６の＊ＬＲＥＳ信号をＬに
すると受光素子２５での受信信号はＬが連続したものと
なる。このため、特定信号検出回路３０におけるカウン
ト動作が開始され一定時間後にはＱＤ出力がＨになる。
したがって、このＨ状態のＱＤ出力信号を制御回路のリ
セット信号として用いるとともに、これをＣＰＵ２０の
ＮＭＩ端子の割込信号として使用すれば、制御回路１０
ａ，ｂのリセット処理が行なえる。

【００３５】また上記特定信号検出回路３０からのＱＤ
出力信号はドライバ２９の一方の端子に入力され、この
ドライバ２９から発光素子２４を介して他の制御回路１
０ｂへ送られる。

【００３６】なお、この実施例のＣＰＵ２０の通信機能
を用いた場合には、連続するＬ出力は通常の通信状態と
異なる特殊状態となるが、他の通信機能を用いた通信方
法にすれば連続するＨ出力、或いはある所定パターンの
出力等他の状態が特殊状態となることもありえるので、
その場合には特定信号検出回路３０、特定信号出力回路
２６は本実施例の回路とは異なるものとなる。

【００３７】上記実施例によれば例えばメイン制御回路
１１が、制御回路１０ａ，ｂの異常を検知し制御回路１
０ａ，ｂにリセットの指示を与える場合、アドレスデコ
ーダ２７、特定信号出力回路２６を利用して通常の状態
とは異なった通信状態の信号を作り出してこれを出力
し、一方制御回路１０ａ，１０ｂではこの通信状態を特
定信号検知回路３０で検知し、これに基づいて制御回路
のリセットを行うことができる。

【００３８】同様な手法を用いれば、制御回路１０ａ，
１０ｂで制御されるパルスモータ１２、ＡＣモータ１４
を、あるタイミングで同時に動作させたい場合、メイン
制御回路１１から上記と同様の通常の状態とは異なる信
号を出力し、これを制御回路１０ａ，１０ｂで検知し、
これに基づいてパルスモータ１２又はＡＣモータ１４の
動作を同期させることができる。

【００３９】従って、上記実施例によれば、通常の通信
で用いられる通信線４を利用し、通常状態にはない特定
の信号をリセット信号、同期信号等の信号として送受信
することとし、電気回路で送信回路及び検出回路などの
通信回路を構成したから、新たに信号線を追加する必要
がなくなり、またハードウェアで回路構成されているの
で例えばＣＰＵ２０が暴走した場合であっても、確実に
特定の信号の検出が行なえリセット処理により制御回路
の障害復旧ができる。さらに、ハードウェアで通信回路
を構成したため応答速度が速く迅速に障害復旧等の処理
が行なえるものとなっている。

【００４０】

【発明の効果】以上説明したように、本発明に係る制御
装置内の通信方式では、メイン制御回路１１に、通常の
データ通信の信号形式とは異なる特定の形式の信号を通
信線４を介して送信する送信回路１を設け、制御回路１
０に、上記特定の形式の信号を検出すると共に、これを
検出したときには制御回路１０に対して、制御回路１０
の障害復旧及び各制御回路１０の同期をとる等の制御信
号を出力する検出回路２を設けた構成を採用したから、
通信線４以外の新たな信号線を追加する必要がなく、ま
た送信回路１及び検出回路２は電気回路で構成したため
迅速に障害復旧及び同期処理が行なえる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明に係る制御装置の第１の実施例を示した
構成図（ａ）であり、（ｂ）はメイン制御回路１１及び
制御回路１０ａの説明図である。

【図３】第１の実施例に係る制御回路１０ａの詳細な構
成図である。

【図４】第２の実施例に係るメイン制御回路１１の通信
制御回路を示した図である。

【図５】第２の実施例に係る制御回路１０ａの通信制御
回路を示した図である。

【符号の説明】

１…送信回路 ２…検出回路 ４…通信線 １０…制御回路 １１…メイン制御回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 二以上の制御回路と、これらの制御回路
   を総括するメイン制御回路とを必要な箇所に分散して配
   置し、これら各制御回路間を通信線を用いて接続した制
   御装置において、 上記制御回路が受信したデータと予め設定したデータと
   を比較する比較回路を設け、この比較回路による比較情
   報に基づいて上記メイン制御回路から制御回路の障害復
   旧及び各制御回路の同期をとる等の制御信号を出力する
   構成としたことを特徴とする制御装置内の通信方式。
2. 【請求項２】 上記比較回路が予め設定したデータと受
   信データが一致した場合に一致信号を上記メイン制御回
   路に対して出力する構成であることを特徴とする請求項
   １に記載の制御装置内の通信方式。
3. 【請求項３】 二以上の複数の制御回路と、これらの制
   御回路を総括するメイン制御回路とを必要な箇所に分散
   して配置し、これら各制御回路間を通信線を用いて接続
   した制御装置において、 上記メイン制御回路に、通常のデータ通信の信号形式と
   は異なる特定の形式の信号を上記通信線を介して送信す
   る送信回路を設け、 上記制御回路に、上記特定の形式の信号を検出すると共
   に、これを検出したときには制御回路に対して制御回路
   の障害復旧及び各制御回路の同期をとる等の制御信号を
   出力する検出回路を設けたことを特徴とする制御装置内
   の通信方式。