JPH06311204A - 通信処理ユニット - Google Patents

Abstract

(57)【要約】 【目的】 通信速度が異なる複数種類のデータ処理装置
を同一幹線を利用して相互に接続させて通信処理を実行
させる場合であっても、高速のデータ処理装置どうしの
相互間では本来の高速の通信速度で所望のデータ通信を
適切に行うことができるようにする。 【構成】 パラレル信号とシリアル信号との相互変換を
行うための複数のシリアル通信部１ａ、１ｂと、これら
のシリアル通信部１ａ、１ｂからのシリアル信号の出力
及びシリアル通信部への入力を制御するための通信クロ
ック信号を出力するクロック信号発生手段２とを有し、
このクロック信号発生回路２は、各シリアル通信部１
ａ、１ｂでなされるシリアル信号の入出力速度を相違さ
せるように互いに周期が異なる複数種類の通信クロック
信号ＣＫ１、ＣＫ２を作成して前記複数のシリアル通信
部１ａ、１ｂへ出力するように構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ等を搭載
したデータ処理装置の相互間でデータ通信を行う場合に
使用される通信処理ユニットに関する。

【０００２】

【従来の技術】従来、この種の通信処理ユニットとして
は、例えばＲＳ４８５と称されるタイプのものやその他
のものが提案されている。而して、このような従来の通
信処理ユニットは、何れも、データ処理装置内で処理さ
れるパラレル信号をシリアル通信部でシリアル信号に変
換してから通信ドライバー部で出力する等、通信に必要
な最低限度の機能を有するものに過ぎなかった。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来のものでは、次のような難点が生じていた。即ち、例
えばビルの空調や防災等の管理システムを、データ処理
装置としての親器や端末器を用いて構築する場合におい
ては、図５に示すように、親器５、５の相互間を縦幹線
Ｌａ用の通信処理ユニットＵａで接続すると共に、親器
５と複数の端末器６・・との相互間を横幹線Ｌｂ用の通
信処理ユニットＵｂで接続させていた。ところが、この
ようなシステム構成では、端末器６よりも親器５の方が
データ処理速度が高速であり、縦幹線Ｌａと横幹線Ｌｂ
とでは、その通信速度が異なるのが一般的である。従っ
て、このような場合には、縦幹線Ｌａ用と横幹線Ｌｂ用
の双方に適合する二種類の通信処理ユニットＵａ、Ｕｂ
を用いる必要があり、不便である。そこで、このような
難点を解消する策としては、図６に示すように、複数の
親器５・・と端末器６・・を一つの通信幹線Ｌｃで接続
することが考えられる。しかるに、かかる構成におい
て、データ通信を適切に行うためには、通信処理ユニッ
トＵｃによるデータ通信速度を、親器５よりも通信速度
が遅い端末器６の通信速度に設定しなければならない。
これでは、本来ならば、親器５、５の相互間では高速の
データ通信が実行できる筈が、それよりも低速の端末器
６の通信速度となり、通信処理に手間取るという難点が
生じていた。

【０００４】本発明は上記の点に鑑みて提案されたもの
で、通信速度が異なる複数種類のデータ処理装置を同一
幹線を利用して相互に接続させて通信処理システムを構
築する場合であっても、高速のデータ処理装置どうしの
相互間では本来の高速の通信速度で所望のデータ通信を
適切に行うことができるようにすることを、その目的と
している。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に提案された本発明に係る通信処理ユニットは、パラレ
ル信号とシリアル信号との相互変換を行うためのシリア
ル通信部と、このシリアル通信部からのシリアル信号の
出力及びシリアル通信部への入力を制御するための通信
クロック信号を出力するクロック信号発生手段と、前記
シリアル通信部に接続された通信ドライバー部とを備え
た通信処理ユニットであって、前記シリアル通信部が複
数設けられていると共に、前記クロック信号発生手段
は、各シリアル通信部でなされるシリアル信号の入出力
速度を相違させるように互いに周期が異なる複数種類の
通信クロック信号を作成して前記複数のシリアル通信部
へ出力するように構成されている。

【０００６】

【作用】上記構成を特徴とする本発明に係る通信処理ユ
ニットにおいては、クロック発生手段で周期が異なる複
数種類の通信クロック信号を作成し、これらを複数のシ
リアル通信部に入力させることができる。従って、周期
が短い通信クロック信号が入力されるシリアル通信部で
は、パラレル信号とシリアル信号との相互変換やその入
出力処理を高速で行うことができ、高速通信に対処でき
ることとなる。一方、それよりも周期が長い通信クロッ
ク信号が入力されるシリアル通信部では、パラレル信号
とシリアル信号との相互変換やその入出力処理が低速と
なり、低速通信に対処できることとなる。その結果、通
信速度の遅いデータ処理装置との相互間では複数のシリ
アル通信部のうち低速側のシリアル通信部を用いて所定
のデータ通信処理を実行することができることは勿論の
こと、これとは異なり、通信速度の速いデータ処理装置
との相互間でデータ通信を行うときには、高速側のシリ
アル通信部を用いて所定のデータ通信処理を適切に行う
ことができる。

【０００７】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は本発明に係る通信処理ユニットの
ハード構成の要部の一例を示すブロック図である。この
通信処理ユニットは、二つのシリアル通信部１ａ、１
ｂ、これらのシリアル通信部１ａ、１ｂに対して２種類
の通信クロック信号ＣＫ１、ＣＫ２を送信して入力する
クロック信号発生回路２、及び信号線Ｌに接続されて外
部のデータ処理装置（不図示）とのデータ送受信を実行
する通信ドライバー部３等を具備している。

【０００８】ここで、シリアル通信部１ａ、１ｂは、そ
の一方側にデータバスＢが接続されており、このデータ
バスＢを介してＣＰＵ（不図示）からパラレル信号が送
信されてくると、これをシリアル信号に変換する。そし
て、各通信クロック信号ＣＫ１、ＣＫ２に同期した状態
で、オア回路４を備えた送信線Ｌ１ａ又はＬ１ｂを介し
て通信ドライバー部３側に出力するように構成されてい
る。また、シリアル通信部１ａ、１ｂは、通信ドライバ
ー部３から受信線Ｌ２ａ又はＬ２ｂを介してシリアル信
号が送信されてくると、そのシリアル信号を各通信クロ
ック信号ＣＫ１、ＣＫ２に同期させて状態で受信し、こ
れをパラレル信号に変換した後にデータバスＢ側へ出力
するように構成されている。

【０００９】次に、上記構成の通信処理ユニットを例え
ば図６で示したような、通信処理速度が異なる複数の親
器５と端末器６との相互間のデータ通信に適用する場合
を一例として説明する。先ず、クロック信号発生回路２
では、周期が異なる二種類の通信クロック信号ＣＫ１、
ＣＫ２を作成するが、このうち一方の通信クロック信号
ＣＫ１を、端末器６の通信速度のボーレイトに対応する
ものとし、シリアル通信部１ａに入力させる。また、他
方の通信クロック信号ＣＫ２は、親器５の通信速度のボ
ーレイトに対応するものとし、シリアル通信部１ｂに入
力させるようする。

【００１０】次いで、例えば端末器６に対してデータ送
信を行いたい場合には、その送信対象となるデータ（パ
ラレル）をデータバスＢからシリアル通信部１ａへ転送
して格納させる。これにより、シリアル通信部１ａから
は端末器６の通信速度に対応した低速の速度でシリアル
信号を出力し、これが通信ドライバー部３によって送信
されることとなる。他方、親器５に対してデータ送信を
行う場合には、送信対象となるデータを前記とは異なる
シリアル通信部１ｂ側へ転送して格納させればよく、こ
の場合にはシリアル通信部１ｂから親器５の通信速度に
対応した高速の速度シリアル信号が出力され、通信ドラ
イバー部３によって送信される。

【００１１】データ受信を行う場合においては、通信ド
ライバー部３で受信したシリアル信号を二つのシリアル
通信部１ａ、１ｂの双方に入力させればよい。この場合
において、かかる受信したデータが、例えば親器５から
所定のボーレイトで高速で送信されてきたものである場
合には、それとは不一致の低速の通信クロック信号ＣＫ
１が入力されたシリアル通信部１ａ側ではそのデータを
適切に取り込むことができず、エラーが発生する。これ
に対し、他方のシリアル通信部１ｂ側では親器５の通信
速度に対応する通信クロック信号ＣＫ２が入力されてい
るから、親器５からのデータを適切に取り込むことがで
きる。そして、このシリアル通信部１ｂでかかるデータ
がパラレル信号に変換されることとなる。また、通信ド
ライバー部３で受信したデータが端末器６から送信され
てきたものである場合には、上記とは逆に、一方のシリ
アル通信部１ｂ側でエラーが生じるものの、他方のシリ
アル通信部１ａ側で適切に取り込むことが可能である。

【００１２】従って、データ送信及びデータ受信の何れ
の場合においても、高速及び低速の両通信速度に対応で
き、同一の通信幹線ＬＣ上に親器５よりも通信速度が劣
る端末器６が接続されていても、親器５、５間では、親
器本来の通信速度で高速のデータ通信処理を実行するこ
とが可能となる。また、通信処理ユニットとしても、親
器５の通信速度に対応するものと端末器６の通信速度に
対応するものとの二種類を準備する必要もなくなる。

【００１３】尚、この種の通信処理ユニットでは、所謂
４線式のものと２線式のものとがあり、このような区別
があったのでは、使用対象となるデータ処理装置の種類
に応じて通信処理ユニットを使い分ける必要があり、不
便である。そこで、本発明では、このような難点を解消
する策として、例えば図２に示すように、通信処理ユニ
ットＵを、データ処理部を備えた親基板７と、通信ドラ
イバー部を備えた子基板８とに分離させ、これらをバス
Ｂａを解してバス結合することにより、子基板８を交換
できるように構成する。そして、その子基板８のハード
構成として、例えば図３に示すような構成にする。即
ち、この子基板８は、バスコネクタ１１に対し、クロッ
ク信号発生回路２、シリアル通信部１ａ、１ｂ、これら
に各々接続された通信ドライバー部３ａ、３ｂ、コード
生成部９、及び２線式と４線式とを切換えるためのスイ
ッチ１０を具備している。ここで、コード生成部９は、
親基板７のＣＰＵ（不図示）から配線方式の種別のデー
タが要求されたときに、スイッチ１０で設定された２線
式又は４線式の種別を親基板７側に対して応答する機能
を具備したものである。図４は、かかるコード生成部９
から親基板７側に対して送信されるデータのフォーマッ
トの一例を示す説明図である。

【００１４】一方、親基板７側では、かかるコード生成
部９からの応答内容が２線式であるときには、通信ドラ
イバー部３ａ、３ｂの双方を２線式の通信ドライバーと
して認識し、これらの制御を行う。これに対し、コード
生成部９からの応答内容が４線式であるときには、通信
ドライバー部３ａをデータ送信用に、又通信ドライバー
３ｂをデータ受信用として認識し、そのように制御させ
る。上記のような構成であれば、スイッチ１０を切り換
えるだけで、２線式と４線式の何れにも対処でき、配線
方式が異なる毎に異なる種類の通信処理ユニットを準備
しておく必要がなくなり、便利である。

【００１５】

【発明の効果】以上の説明から理解されるように、本発
明に係る通信処理ユニットによれば、通信速度が異なる
複数種類のデータ処理装置を同一幹線を利用して相互に
接続させて通信処理を実行する場合において、それらの
各データ処理装置間のデータ通信速度を全て一律に低速
のデータ処理装置の通信速度に合わせる必要がなくな
り、高速のデータ処理装置の相互間では、それらのデー
タ処理装置本来の通信速度で高速通信を行うことができ
るという格別な効果が得られる。また、上記のようなデ
ータ通信処理は１台の通信処理ユニットで実行できるの
で、通信システムを構築する際の通信処理ユニットの台
数削減を図ることができるという利点も得られる。

【図面の簡単な説明】

【図１】本発明に係る通信処理ユニットのハード構成の
要部の一例を示すブロック図。

【図２】本発明に係る通信処理ユニットの他の構成例を
示す説明図。

【図３】図２で示した通信処理ユニットの子基板の構成
を示すブロック図。

【図４】図３で示す子基板から親基板に対して送信され
るデータの一例を示す説明図。

【図５】通信処理ユニットを用いた管理システムの一例
を示す説明図。

【図６】通信処理ユニットを用いた管理システムの他の
例を示す説明図。

【符号の説明】

１ａ、１ｂ シリアル通信部 ２ クロック信号発生回路 ３ 通信ドライバー部 ４ オア回路 Ｌ１ａ，Ｌ１ｂ 送信線 Ｌ２ａ，Ｌ２ｂ 受信線 Ｂ データバス

Claims (1)

【特許請求の範囲】
1. 【請求項１】パラレル信号とシリアル信号との相互変換
   を行うためのシリアル通信部と、このシリアル通信部か
   らのシリアル信号の出力及びシリアル通信部への入力を
   制御するための通信クロック信号を出力するクロック信
   号発生手段と、前記シリアル通信部に接続された通信ド
   ライバー部とを備えた通信処理ユニットであって、 前記シリアル通信部が複数設けられていると共に、 前記クロック信号発生手段は、各シリアル通信部でなさ
   れるシリアル信号の入出力速度を相違させるように互い
   に周期が異なる複数種類の通信クロック信号を作成して
   前記複数のシリアル通信部へ出力するように構成されて
   いることを特徴とする通信処理ユニット。