JPS59138147A - デ−タ伝送装置 - Google Patents

デ−タ伝送装置

Info

Publication number
JPS59138147A
JPS59138147A JP58011073A JP1107383A JPS59138147A JP S59138147 A JPS59138147 A JP S59138147A JP 58011073 A JP58011073 A JP 58011073A JP 1107383 A JP1107383 A JP 1107383A JP S59138147 A JPS59138147 A JP S59138147A
Authority
JP
Japan
Prior art keywords
data
timing signal
gate circuit
station
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58011073A
Other languages
English (en)
Inventor
Kikuo Moriyama
森山 喜久男
Shinichi Nakai
信一 中井
Takatsugu Kurimoto
栗本 隆次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP58011073A priority Critical patent/JPS59138147A/ja
Publication of JPS59138147A publication Critical patent/JPS59138147A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、伝送側が不確定なデータを伝送しないように
し九データ伝送装置に関するものである。
従来、データを伝送する場合は、第1図に示すようにマ
スク・スレーブの関係にある装置間において、マスク局
1からの制御データをスレーブ局2に出力し、スレーブ
局2が制御データの内容に該当する監視データをデータ
源3よシ取υ込んでマスタ局1に伝送することは一般に
実施されている。このスレーブ局2からiスタ局1への
伝送は、マスク局1からの制御とは、非同期に行なう場
合がある。すなわち、第2図のイはマスク局1からスレ
ーブ局2に送出する制御データ、口はスレーブ局2から
マスタ局lへ送出する監視データ、ハはデータ源3の(
3)番目のデータを夫々示している。
今、マスタ局1が時刻1.で第2図イに示すように制御
データを121から131に切替えて、(3)番目のデ
ータを要求したとする。スレーブ局2は。
時刻t1でデータ源3の(3)番目のデータを取り込み
ワードW3としてマスク局1に出力する。この時刻t!
のときに、データ源3の(3)番目のデータがIXIか
らIYIに変化中であるとすると、ワードW3のデータ
内容はIXIでもIYIでもない不確定なデータとなシ
、この不確定なデータがマスク側1に出力される。よっ
て、マスク側1ではこの不確定なデータを除去するため
の処理が必要となる2、例えば、制御後に待ち時間を設
け、N+1サイクル目以降を待つか、あるいは、Nサイ
クル時の受信データとN+1サイクル時の受信データと
を比較し、一致したデータのみを正しいデータとするよ
うな処理が必要である。そして、このよう・な処理は、
マスク側にとってかなりの負担となるとともに、伝送効
率の悪いものであった。
本発明は、上記事情に鑑みなされたもので、データ伝送
時のマスク側の処理の負担をなくすとともに、処理効率
の良いデータ伝送装置を提供しようというものである。
以下、本発明を第3図〜第6図に基づいて詳述する。
第3図において、Sけスレーブ局の処理回路である。4
Fi伝送処理部で、マスク側から制御データ(CO)を
入力し、この制御データ(Co)の内容によって、各タ
イミング信号T1.T2を作成して第1のゲート回路5
に出力する。また、タイミング信号T5を1     
   吻キ4データメモリ7に出力してデータメモリ7
よりデータを取り込み、このデータを伝送ワードとして
マスク側へ出力する。ゲート回路5は、各タイミング信
号Tl、T2からタイミング信号T3を作成して第2の
ゲート回路6に出力する。ゲート回路6Vi、このタイ
ミング信号T3とデータ源3からのデータ変化中(BU
SY)信号T4とによシ、各信号T3.T4が出力され
てい々いときに、データをデータ源3から取力込み、デ
ータメモリ7に出力して記憶する。
第4図は処理回路Sのタイムチャートである。
イはスレーブ局からマスク側への情報伝送ワード構成を
示したもので、同期ワード(SYC)十Nワードからな
る。口はデータ源3のデータ、7ハはマスク側からスレ
ーブ局への制御データ、二、ホ。
へは夫々タイミング信号T1.T2 、T3.、)はE
USY信号7 T 4 、、チはデータメモリ7のデー
タ1.すはタイミング信号T5又は伝送データを示して
いる。
第5図・第6図は、処理回路Sの別のタイミングを示し
たタイムチャートで、各信号名イ〜ヌは第4図と同じで
ある。
以上のように構成されたものにおいて、次に動作を説明
する。
今、マスク側よ多制御データ(CO)が伝送処理部4に
送られてきたとする。説明の都合上、この制御データ(
CO)に該当するデータは、W3として伝送するものと
仮定する。伝送処理部4はこの制御データ(CO)を受
信後に、第4図二に示スように(Co −W2 )のタ
イミング信号T1をゲート回路5に出力するとともに、
第4図ホに示すように(W2+W3 )のタイミング信
号T2をゲート回路5に出力する。各タイミング信号T
1、T2けデータサンプリング時間との協調をとるため
に出力するもので、該当するデータW3より1つ前のデ
ーターW2P伝送中がデータサンプリング時間となる。
ゲート回路5で、各タイミング信号T1.T2とにより
第4図へに示すように(CO・W2 ・W2+W3=C
O−W2+W3 )のタイミング信号T3を作成してゲ
ート回路6に出力する。ゲート回路6はタイミング信号
T3とBUSY信号T信号例4シデータ源3のデータを
データメモリ7に出力する。この場合、例えば第4図口
の時刻t・でデータがIAIからIEIに変化したとき
は、第4図へに示す時刻t1のタイミングT3でデータ
源3のデータIEIをデータメモリ7に出力する。また
、第5図口の時刻1.でデータが変化した場合は5時刻
t!のBUSY信号T信号例4−タをデータメモリ7に
出力する。また、第6図に示すようにW3の前にデータ
の変化がない場合には、データメモリ7け前のデータ状
態とがっている。
そして、伝送処理部4は、制御データ(CO)を受信後
に第4図りに示すタイミング信号T5をデータメモリ7
に出力してデータメモリ7よりデータを取り込み、伝送
データW3としてマスク側へ出力する。
このようにすることによ)%伝送処理部4が、データメ
モリ7からデータを取出すときは、常に安定したデータ
が得られる。
v上のように1本発明はスレーブ局からマスク局へデー
タを転送する場合に各タイミング信号によりデータ源か
らデータf3:取シ込むようにしたもので、データ源の
データ変化中においても安定したデータをマスク局へ転
送することができる。更にマスク側におけるデータ判定
回路、例えばデータの2度読みや、フラグの判定等の回
路を省略することができ、システムの情報処理負担の低
減及び情報処理効率を向上濾せる等の優れた利点を有す
るものである。
【図面の簡単な説明】
第1図は従来のマスタ局とスレーブ局とのデータ転送を
示した構成図、第2図は第1図を説明するだめのタイム
チャート、第3図は本発萌の一実施例を示した構成図、
第4図〜第6図は本発明を説明するためのタイムチャー
トである。 1はマスク局、2はスレーブ局、3はデータ源。 4は伝送処理部、5,6はゲート回路、7Fiデータメ
モリ。 特許出願人

Claims (1)

    【特許請求の範囲】
  1. 非同期にマスク局の制御データをスレーブ局に受信し、
    この制御データに基づいてデータ源からのデータをマス
    タ局へサイクリック伝送するものにおいて、前記制御デ
    ータを基に各タイミング信号T1.T2.T5を作成す
    るとともに、タイミング信号T5をデータメモリに出力
    することによりデータを取力込んで前記マスク局へサイ
    クリック伝送する伝送処理部と、各タイミング信号T1
    ゜T2よりタイミング信号T3を作成する第1のゲート
    回路と、このタイミング信号T3とデータ源からのBU
    SY信号にょシ前記データ源のデータをデータメモリに
    出力する第2のゲート回路とを備えたことを特徴とする
    データ伝送装置。
JP58011073A 1983-01-26 1983-01-26 デ−タ伝送装置 Pending JPS59138147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58011073A JPS59138147A (ja) 1983-01-26 1983-01-26 デ−タ伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58011073A JPS59138147A (ja) 1983-01-26 1983-01-26 デ−タ伝送装置

Publications (1)

Publication Number Publication Date
JPS59138147A true JPS59138147A (ja) 1984-08-08

Family

ID=11767799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58011073A Pending JPS59138147A (ja) 1983-01-26 1983-01-26 デ−タ伝送装置

Country Status (1)

Country Link
JP (1) JPS59138147A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625398U (ja) * 1985-06-25 1987-01-13

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625398U (ja) * 1985-06-25 1987-01-13
JPH0342559Y2 (ja) * 1985-06-25 1991-09-05

Similar Documents

Publication Publication Date Title
JPH11149445A (ja) 送受信兼用のレジスターを持つ直列インターフェース装置
WO1999022307A1 (fr) Interface de donnees et systeme de communication haute vitesse utilisant cette interface
JPS59138147A (ja) デ−タ伝送装置
JPS6361533A (ja) シリアルデ−タ転送装置
JP2578773B2 (ja) シリアルデ−タ転送装置
JP2708366B2 (ja) データ処理システム及びその補助制御装置
JPH09146901A (ja) プログラム転送方式
JP2893897B2 (ja) シリアル入出力装置
JPH0644763B2 (ja) デ−タ転送方式
JPH0239651A (ja) 伝送速度変換回路
JPH0430616B2 (ja)
JPH01147765A (ja) データ転送制御装置
JPH08223247A (ja) 信号処理装置
JPH05327817A (ja) データ転送方法およびその装置
JPH03158041A (ja) データ多重転送方式
JPS61105150A (ja) 情報転送回路
JPS6047537A (ja) デ−タ伝送装置
JPS627248A (ja) 通信制御装置
JPH0221743A (ja) 単線シリアル通信方法及びシリアルデータ通信装置
JPH11184672A (ja) シリアルデータ保持回路
JPH02246550A (ja) 可変長シリアルデータ通信方式
JPS63271635A (ja) 高速演算処理装置
JPS6095674A (ja) デ−タ伝送方式
JPH01185049A (ja) 信号処理回路
JPS63284953A (ja) デ−タ通信装置