JPH03158041A - データ多重転送方式 - Google Patents
データ多重転送方式Info
- Publication number
- JPH03158041A JPH03158041A JP1298061A JP29806189A JPH03158041A JP H03158041 A JPH03158041 A JP H03158041A JP 1298061 A JP1298061 A JP 1298061A JP 29806189 A JP29806189 A JP 29806189A JP H03158041 A JPH03158041 A JP H03158041A
- Authority
- JP
- Japan
- Prior art keywords
- data
- selection device
- priority
- input
- data string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 30
- 230000015654 memory Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000002265 prevention Effects 0.000 description 5
- 101100493897 Arabidopsis thaliana BGLU30 gene Proteins 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は広帯域Ｉ ＳＤＮにおける非同期転送モードの
固定長データのデータ多重転送方式に関する。
固定長データのデータ多重転送方式に関する。
従来、この種のデータ多重転送方式は、多重するすべて
の回線からのデータに対するデータ送信要求入力を解析
し、唯一つの回線に対してのみデータ送信許可信号を出
力する競合防止回路を有して構成していた。
の回線からのデータに対するデータ送信要求入力を解析
し、唯一つの回線に対してのみデータ送信許可信号を出
力する競合防止回路を有して構成していた。
第４図は従来のデータ多重転送方式の一例を示す回路図
である。
である。
第４図において、従来のデータ多重転送方式は４人力論
理積回路４個による４個のデータ送信要求入力に対する
競合防止回路４１と、４個の２人力論理積回路と１個の
４人力論理和回路とによる４入力データから一つを選択
する選択回路４２とを有して構成していた。
理積回路４個による４個のデータ送信要求入力に対する
競合防止回路４１と、４個の２人力論理積回路と１個の
４人力論理和回路とによる４入力データから一つを選択
する選択回路４２とを有して構成していた。
上述した従来のデータ多重転送方式は、多重するすべて
の回線からのデータに対するデータ送信要求入力信号を
解析し、唯一つの回線に対してのみデータ送信許可信号
を出力する競合防止回路を有して構成しているので、入
力データの優先制御をするなめには特別の回路を用意す
る必要があり、また、データの入力回線数が増すと競合
防止回路の拡張性が悪いという欠点がある。
の回線からのデータに対するデータ送信要求入力信号を
解析し、唯一つの回線に対してのみデータ送信許可信号
を出力する競合防止回路を有して構成しているので、入
力データの優先制御をするなめには特別の回路を用意す
る必要があり、また、データの入力回線数が増すと競合
防止回路の拡張性が悪いという欠点がある。
本発明のデータ多重転送方式は、第１の入力端子に入力
されるビジービットを含む第ｉ−１番目のデータ（ｉ〉
１の整数、ｉ＝０の場合は全“０”のデータとする。）
かまたは第２の入力端子に入力されるビジービットを含
む第１番目のデータかどちらかの選択を前記第１番目の
データのデータ送信要求信号を受信した場合に同期信号
によって前記第ｉ−１番目のデータのビジービットに“
０”が検出されたときのみ前記第１番目のデータを選択
し、前記第１番目のデータの送信源へデータ送信許可信
号を送出して前記第１番目のデータを出力端子から送出
する第１番目のデータ選択装置と、第１の入力端子に入
力される前記第１番目のデータ選択装置の出力端子から
のデータかまたは第２の入力端子に入力されどジ−ビッ
トを含む第ｉ＋１番目のデータかどちらかの選択を前記
第ｉ＋１番目のデータのデータ送信要求信号を受信した
場合に前記同期信号によって前記ｉ番目のデータ選択装
置の出力端子からのデータのビジービットに“０”が検
出されたときのみ前記第ｉ＋１番目のデータを選択し、
前記第ｉ＋１番目のデータ送信源へデータ送信許可信号
を送出して前記第ｉ＋１番目のデータを出力端子から送
出する第ｉ＋１番目のデータ選択装置とを有している。
されるビジービットを含む第ｉ−１番目のデータ（ｉ〉
１の整数、ｉ＝０の場合は全“０”のデータとする。）
かまたは第２の入力端子に入力されるビジービットを含
む第１番目のデータかどちらかの選択を前記第１番目の
データのデータ送信要求信号を受信した場合に同期信号
によって前記第ｉ−１番目のデータのビジービットに“
０”が検出されたときのみ前記第１番目のデータを選択
し、前記第１番目のデータの送信源へデータ送信許可信
号を送出して前記第１番目のデータを出力端子から送出
する第１番目のデータ選択装置と、第１の入力端子に入
力される前記第１番目のデータ選択装置の出力端子から
のデータかまたは第２の入力端子に入力されどジ−ビッ
トを含む第ｉ＋１番目のデータかどちらかの選択を前記
第ｉ＋１番目のデータのデータ送信要求信号を受信した
場合に前記同期信号によって前記ｉ番目のデータ選択装
置の出力端子からのデータのビジービットに“０”が検
出されたときのみ前記第ｉ＋１番目のデータを選択し、
前記第ｉ＋１番目のデータ送信源へデータ送信許可信号
を送出して前記第ｉ＋１番目のデータを出力端子から送
出する第ｉ＋１番目のデータ選択装置とを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の中の本実施例の構成要件である選択装置の一例
を示す回路図、第３図は第２図の選択装置の各入出力端
子に入出力する信号のタイムチャートである。
第１図の中の本実施例の構成要件である選択装置の一例
を示す回路図、第３図は第２図の選択装置の各入出力端
子に入出力する信号のタイムチャートである。
第１図において、本実施例は４個の選択装置１−１．１
−２．１−３および１−４を有して構成し、選択装置１
−１．１−２．１−３及び１−４それぞれには同期信号
入端子５ＹＮＣと、第１のデータ列入力端子ＤＩＮＩと
、第２のデータ列入力端子ＤＩＮ２と、データ列送信要
求入力端子ＲＥＱと、外部（Ｆ Ｉ ＦＯメモリ）への
データ送信許可出力端子ＡＣＫと、第１または第２のデ
ータ列の内選択されたデータ列を出力するデータ列出力
ＤＯＵＴとを有し、最上位のデータ列を入力する選択装
置１−１のデータ列出力端子ＤＯＵＴは次段の選択装置
１−２の第１のデータ列入力端子ＤＩＮＩに接続し、以
下同様にして選択装置１−３のデータ列出力端子ＤＯＵ
Ｔは最下位のデータ列を入力する選択装置１−４の第１
のデータ列入力端子ＤＩＮＩに接続して構成している。
−２．１−３および１−４を有して構成し、選択装置１
−１．１−２．１−３及び１−４それぞれには同期信号
入端子５ＹＮＣと、第１のデータ列入力端子ＤＩＮＩと
、第２のデータ列入力端子ＤＩＮ２と、データ列送信要
求入力端子ＲＥＱと、外部（Ｆ Ｉ ＦＯメモリ）への
データ送信許可出力端子ＡＣＫと、第１または第２のデ
ータ列の内選択されたデータ列を出力するデータ列出力
ＤＯＵＴとを有し、最上位のデータ列を入力する選択装
置１−１のデータ列出力端子ＤＯＵＴは次段の選択装置
１−２の第１のデータ列入力端子ＤＩＮＩに接続し、以
下同様にして選択装置１−３のデータ列出力端子ＤＯＵ
Ｔは最下位のデータ列を入力する選択装置１−４の第１
のデータ列入力端子ＤＩＮＩに接続して構成している。
第１図に示す本実施例における選択装置１−１゜１−２
．１−３．および１−４はそれぞれ第２図に示す選択装
置１の回路構成となっている。
．１−３．および１−４はそれぞれ第２図に示す選択装
置１の回路構成となっている。
第２図において、本実施例における選択装置１は第１の
データ列入力端子ＤＩＮＩに入力する第１のデータ列Ａ
かまたは第２のデータ列入力端子ＤＩＮ２に入力する第
２図のデータ列Ｂかを選択する選択回路１１と、第１の
データ列Ａがなく且つデータ列送信要求信号（ＲＥＱ）
がない場合に同期信号によってセット信号を出力するフ
リップフロップ回路（以下Ｆ／Ｆと記す）１２と、デー
タ列送信要求信号があり且つＦ／Ｆ １２からのセット
信号によってデータ送信許可信号＜ＡＣＫ）を出力する
二人力論理積回路１４とを有して構成している。
データ列入力端子ＤＩＮＩに入力する第１のデータ列Ａ
かまたは第２のデータ列入力端子ＤＩＮ２に入力する第
２図のデータ列Ｂかを選択する選択回路１１と、第１の
データ列Ａがなく且つデータ列送信要求信号（ＲＥＱ）
がない場合に同期信号によってセット信号を出力するフ
リップフロップ回路（以下Ｆ／Ｆと記す）１２と、デー
タ列送信要求信号があり且つＦ／Ｆ １２からのセット
信号によってデータ送信許可信号＜ＡＣＫ）を出力する
二人力論理積回路１４とを有して構成している。
次に、第２図に示す選択装置の動作について第３図を用
いて説明する。
いて説明する。
以下の説明において、データ列は予め定められた測定長
のデータ列とする。
のデータ列とする。
第３図に示すように第１のデータ列および第２のデータ
列にはそれぞれ先頭にビジービット３を有し、ビジービ
ット３が“１”の場合にはデータがあることを示し、“
０″の場合にはデータがないことを示す。
列にはそれぞれ先頭にビジービット３を有し、ビジービ
ット３が“１”の場合にはデータがあることを示し、“
０″の場合にはデータがないことを示す。
今、ＤＩＮＩに有効データ“Ａ”を含む第１のデータ列
が入力されると、５ＹＮＣに同期信号が入力しても、第
１のデータ列のビジービットが“１パであるため、デー
タ列送信要求信号ＲＥＱがアクティブ（“１′°）であ
っても、Ｆ／Ｆはセットされず、従ってデータ送信許可
信号Ａはアクティブ（“１”）にならず、ＤＯＵＴには
有効のデータ“Ａ”を含む第１のデータが出力される。
が入力されると、５ＹＮＣに同期信号が入力しても、第
１のデータ列のビジービットが“１パであるため、デー
タ列送信要求信号ＲＥＱがアクティブ（“１′°）であ
っても、Ｆ／Ｆはセットされず、従ってデータ送信許可
信号Ａはアクティブ（“１”）にならず、ＤＯＵＴには
有効のデータ“Ａ”を含む第１のデータが出力される。
次の同期信号が入力されど、第１のデータ列が空のデー
タが入力されるときはビジービットは“０”であるため
、Ｆ／Ｆ １２はセットされ、データ送信許可信号ＡＣ
Ｋがアクティブ（“１”）となり、ＤＩＮ２には有効デ
ータＢを含む第２のデータ列が入力され、ＤＯＵＴには
有効データ“Ｂ”を含む第２のデータ列が出力される。
タが入力されるときはビジービットは“０”であるため
、Ｆ／Ｆ １２はセットされ、データ送信許可信号ＡＣ
Ｋがアクティブ（“１”）となり、ＤＩＮ２には有効デ
ータＢを含む第２のデータ列が入力され、ＤＯＵＴには
有効データ“Ｂ”を含む第２のデータ列が出力される。
次に、第１図に示す本実施例の動作について第２図およ
び第３図を用いて説明する。
び第３図を用いて説明する。
選択装置１−１は第１のデータの列入力端子ＤＩＮＩが
′０″に個室されているので、データ列送信要求信号Ｒ
ＥＱが入力されるとデータ送信許可信号ＡＣＫをＦＩＦ
Ｏメモリ２−１に送出し、ＦＩＦＯメモリ２−１からの
データ列を選択装置１−１のＤＯＵＴから出力する９選
択装置１−２を第１のデータ列入力端子ＤＩＮＩには選
択装置１−１のＤＯＵＴからのデータ列が入力され、例
え、ＦＩＦＯメモリ２−２からのデータ列送信要求信号
ＲＥＱが選択装置１−２に入力されても、第２図に示し
たようにＦ／Ｆ １２がセットされないので、データ送
信許可信号ＡＣＫがＦＩＦＯメモリ２−２に送信されず
、従って選択装置１−２のＤＯＵＴからは選択装置１−
１からのＦＩＦＯ２−１のデータ列が送出される。以下
、選択装置１−３．１−４も選択装置１−２と同様に動
作して、最終的に選択装置１−４のＤＯＵＴからは選択
装置１−１からのＦＩＦＯ２−１のデータ列が出力され
る。
′０″に個室されているので、データ列送信要求信号Ｒ
ＥＱが入力されるとデータ送信許可信号ＡＣＫをＦＩＦ
Ｏメモリ２−１に送出し、ＦＩＦＯメモリ２−１からの
データ列を選択装置１−１のＤＯＵＴから出力する９選
択装置１−２を第１のデータ列入力端子ＤＩＮＩには選
択装置１−１のＤＯＵＴからのデータ列が入力され、例
え、ＦＩＦＯメモリ２−２からのデータ列送信要求信号
ＲＥＱが選択装置１−２に入力されても、第２図に示し
たようにＦ／Ｆ １２がセットされないので、データ送
信許可信号ＡＣＫがＦＩＦＯメモリ２−２に送信されず
、従って選択装置１−２のＤＯＵＴからは選択装置１−
１からのＦＩＦＯ２−１のデータ列が送出される。以下
、選択装置１−３．１−４も選択装置１−２と同様に動
作して、最終的に選択装置１−４のＤＯＵＴからは選択
装置１−１からのＦＩＦＯ２−１のデータ列が出力され
る。
即ち、選択装置１−１からは優先順位第１位のデータ列
を出力し、それを選択装置１−４に転送し、選択装置１
−４のＤＯＵＴからの優先順位第１位のデータを出力す
る。
を出力し、それを選択装置１−４に転送し、選択装置１
−４のＤＯＵＴからの優先順位第１位のデータを出力す
る。
以下同様にして、選択装置１−２は優先順位第１位のデ
ータ列がない場合にＦ Ｉ ＦＯ２−２からの優先順位
第２位のデータ列を出力し、選択装置１−３は優先順位
第１位および第２位のデータ列がない場合にＦ Ｉ Ｆ
Ｏ２−３からの優先順位第３位のデータを出力し、選択
装置１−４は優先順位第１位、第２位、第３位のデータ
がともになる場合にＦ Ｉ ＦＯ２−４からの最下位の
データ列を出力する。
ータ列がない場合にＦ Ｉ ＦＯ２−２からの優先順位
第２位のデータ列を出力し、選択装置１−３は優先順位
第１位および第２位のデータ列がない場合にＦ Ｉ Ｆ
Ｏ２−３からの優先順位第３位のデータを出力し、選択
装置１−４は優先順位第１位、第２位、第３位のデータ
がともになる場合にＦ Ｉ ＦＯ２−４からの最下位の
データ列を出力する。
以上の結果から、選択装置１−４のＤＯＵＴからは上位
データの有無によって優先順位に従った各Ｆ Ｉ ＦＯ
メモリ２−１．２−２．２−３．２−４からのデータ列
を多重化して転送する。
データの有無によって優先順位に従った各Ｆ Ｉ ＦＯ
メモリ２−１．２−２．２−３．２−４からのデータ列
を多重化して転送する。
以上説明したように本発明は、第１の入力端子に入力さ
れる第１番目のデータ選択装置からのデータかまたは、
第２の入力端子から入力される第１＋１番目のデータか
どちらからの選択を第１番目のデータのビジービットが
“０”のときのみ出力端子から第ｉ＋１番目のデータを
送出する第ｉ＋１番目のデータ選択装置を有することに
より、特別の優先制御回路を設けるとなく初段のデータ
選択装置の第２のデータ入力端子に接続される回線に第
１位の優先順位を与え、次段のデータ選択装置の第２の
データ入力端子に接続される回線に第２位の優先順位を
与えるという様に自然に優先制御構成ができる効果があ
り、また、データ選択装置の接続に反復性があるので拡
張性が良く、データの入力回線数を増やすのを容易にす
ることができる効果がある。
れる第１番目のデータ選択装置からのデータかまたは、
第２の入力端子から入力される第１＋１番目のデータか
どちらからの選択を第１番目のデータのビジービットが
“０”のときのみ出力端子から第ｉ＋１番目のデータを
送出する第ｉ＋１番目のデータ選択装置を有することに
より、特別の優先制御回路を設けるとなく初段のデータ
選択装置の第２のデータ入力端子に接続される回線に第
１位の優先順位を与え、次段のデータ選択装置の第２の
データ入力端子に接続される回線に第２位の優先順位を
与えるという様に自然に優先制御構成ができる効果があ
り、また、データ選択装置の接続に反復性があるので拡
張性が良く、データの入力回線数を増やすのを容易にす
ることができる効果がある。
第１図は本発明の一実施例の示すブロック図、第２図は
第１図の中の本実施例の構成要件である選択装置の一例
を示す回路図、第３図は第２図の選択装置の各入出力端
子に入出力する信号のタイミングチャート、第４図は従
来のデータ多重転送方式の例を示す回路図である。 １．１−１．１−２．１−３．１−４．・・・選択装置
、２−１．２−２．２−３．２−４・・・ＦＩＦＯメモ
リ、３・・・ビジービット、１１・・・選択回路、１２
・・・フリップフロップ回路（Ｆ／Ｆ）、１３・・・３
人力論理積回路、１４・・・２人力論理積回路、４１・
・・競合防止回路、４２・・・選択回路。
第１図の中の本実施例の構成要件である選択装置の一例
を示す回路図、第３図は第２図の選択装置の各入出力端
子に入出力する信号のタイミングチャート、第４図は従
来のデータ多重転送方式の例を示す回路図である。 １．１−１．１−２．１−３．１−４．・・・選択装置
、２−１．２−２．２−３．２−４・・・ＦＩＦＯメモ
リ、３・・・ビジービット、１１・・・選択回路、１２
・・・フリップフロップ回路（Ｆ／Ｆ）、１３・・・３
人力論理積回路、１４・・・２人力論理積回路、４１・
・・競合防止回路、４２・・・選択回路。
Claims (1)
- 第１の入力端子に入力されるビジービットを含む第ｉ−
１番目のデータ（ｉ＞１の整数、ｉ＝０の場合は全“０
”のデータとする。）かまたは第２の入力端子に入力さ
れるビジービットを含む第ｉ番目のデータかどちらかの
選択を前記第ｉ番目のデータのデータ送信要求信号を受
信した場合に同期信号によって前記第ｉ−１番目のデー
タのビジービットに“０”が検出されたときのみ前記第
ｉ番目のデータを選択し、前記第ｉ番目のデータの送信
源へデータ送信許可信号を送出して前記第ｉ番目のデー
タを出力端子から送出する第ｉ番目のデータ選択装置と
、第１の入力端子に入力される前記第ｉ番目のデータ選
択装置の出力端子からのデータかまたは第２の入力端子
に入力されビジービットを含む第ｉ＋１番目のデータか
どちらかの選択を前記第ｉ＋１番目のデータのデータ送
信要求信号を受信した場合に前記同期信号によって前記
ｉ番目のデータ選択装置の出力端子からのデータのビジ
ービットに“０”が検出されたときのみ前記第ｉ＋１番
目のデータを選択し、前記第ｉ＋１番目のデータ送信源
へデータ送信許可信号を送出して前記第ｉ＋１番目のデ
ータを出力端子から送出する第ｉ＋１番目のデータ選択
装置とを有して前記ｉ番号の数の少ない番号のデータを
優先して送出することを特徴とするデータ多重転送方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29806189A JP2833801B2 (ja) | 1989-11-15 | 1989-11-15 | データ多重転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29806189A JP2833801B2 (ja) | 1989-11-15 | 1989-11-15 | データ多重転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03158041A true JPH03158041A (ja) | 1991-07-08 |
| JP2833801B2 JP2833801B2 (ja) | 1998-12-09 |
Family
ID=17854627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29806189A Expired - Lifetime JP2833801B2 (ja) | 1989-11-15 | 1989-11-15 | データ多重転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833801B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337867B1 (en) | 1997-03-12 | 2002-01-08 | Nec Corporation | Multiplexor |
-
1989
- 1989-11-15 JP JP29806189A patent/JP2833801B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337867B1 (en) | 1997-03-12 | 2002-01-08 | Nec Corporation | Multiplexor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2833801B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4922244A (en) | Queueing protocol | |
| US5404137A (en) | High speed transition signalling communication system | |
| JPH03158041A (ja) | データ多重転送方式 | |
| US5282210A (en) | Time-division-multiplexed data transmission system | |
| JPH02226419A (ja) | データ配列変換制御方式 | |
| JPH0916517A (ja) | バスインタフェース | |
| JP2675208B2 (ja) | 同報通信制御方法 | |
| CA2109007C (en) | Time slot assigner for communication system | |
| SU1160422A1 (ru) | Устройство дл сопр жени каналов ввода-вывода с абонентом | |
| JPH0427243A (ja) | Ａｔｍセル集線方式 | |
| JPS59100651A (ja) | ル−プバスによるハンドシエイク伝送方式 | |
| JPS5952464B2 (ja) | デ−タバツフア制御方式 | |
| JPH02246550A (ja) | 可変長シリアルデータ通信方式 | |
| KR20040085317A (ko) | 데이타 버퍼링 장치 및 방법 | |
| JPS59138147A (ja) | デ−タ伝送装置 | |
| JPH023345B2 (ja) | ||
| JPS62139A (ja) | 信号多重伝送システム | |
| JPH08274800A (ja) | リングバス方式入出力回路 | |
| JPS6377240A (ja) | タイムスロツト割付け方式 | |
| JPH09282254A (ja) | 通信データ制御システム | |
| JPH04236650A (ja) | データ転送方式 | |
| JPS6142466B2 (ja) | ||
| JPH035863A (ja) | デジタルシステム | |
| JPS63232651A (ja) | 移動通信端末における制御方式 | |
| JP2000057115A (ja) | コンピュータ間接続方式及びスイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |