JPH09282254A - 通信データ制御システム - Google Patents

通信データ制御システム

Info

Publication number
JPH09282254A
JPH09282254A JP8091325A JP9132596A JPH09282254A JP H09282254 A JPH09282254 A JP H09282254A JP 8091325 A JP8091325 A JP 8091325A JP 9132596 A JP9132596 A JP 9132596A JP H09282254 A JPH09282254 A JP H09282254A
Authority
JP
Japan
Prior art keywords
chip
data
communication
port
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8091325A
Other languages
English (en)
Inventor
Tetsuo Nishikawa
哲夫 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP8091325A priority Critical patent/JPH09282254A/ja
Publication of JPH09282254A publication Critical patent/JPH09282254A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 チャンネル数を容易に拡張することができる
通信データ制御システムを提供することを課題とする。 【解決手段】 チャンネル識別子を付したデータを入力
するための第1のポートと、チャンネル識別子をチップ
識別子に変換するためのテーブルと、テーブルにより変
換されたチップ識別子を付して前記データを出力するた
めの第2のポートを含む親チップと、自己のチップ識別
子を記憶し、入力ポートに供給されるデータのうち、自
己のチップ識別子が付されたデータを入力し、該データ
を出力ポートから外部にチャンネルデータとして出力す
るための子チップと、親チップの第2のポートと子チッ
プの入力ポートとを接続するバスラインとを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、通信データの制御
に関し、特に1つのポートから複数のポートへまたは複
数のポートから1つのポートへ送信先/受信元が識別で
きる通信データの制御技術に関する。
【0002】
【従来の技術】図6は、従来技術による3チャンネルの
マルチポートを有する通信デバイスを示すブロック図で
ある。
【0003】通信用チップ54とMPU(マイクロプロ
セッサユニット)51は、ホストバス52を介して接続
されている。通信用チップ54は、1つの通信ポートP
Pと3つの専用ポートP1,P2,P3を有し、MPU
51により制御される。
【0004】通信ポートPPには、通信ケーブル53が
接続され、他の通信デバイスとの間で通信データが送信
または受信される。通信の形式は、例えばイーサネット
(ether net )等である。
【0005】3つの専用ポートP1〜P3には、それぞ
れチャンネルデータバスD1〜D3が接続され、3種類
のチャンネルデータを独立に入出力することができる。
チャンネルデータバスD1〜D3は、各チャンネルデー
タを処理するための処理装置にそれぞれ接続される。
【0006】通信用チップ54は、通信データが通信用
ポートPPに入力されると、当該通信データの種類を識
別して、3つの専用ポートP1〜P3のいずれかから出
力する。また、通信用チップ54は、チャンネルデータ
が専用ポートP1〜P3に入力されると、いずれかのチ
ャンネルデータを選択して通信ポートPPから出力す
る。
【0007】
【発明が解決しようとする課題】マルチチャンネルのデ
ータを扱うには、通信用チップ54に複数の専用ポート
P1〜P3を設ける。しかし、多数の専用ポートを設け
ると、通信用チップ54のピン数が多くなり、通信用チ
ップ54自体が大きくなってしまう。
【0008】また、通信用チップ54は、一般的に、例
えば100ピン等のようにピン数が限られており、所定
数以上の専用ポートを設けることは困難である。さら
に、アプリケーションによって、必要な専用ポートの数
が異なるので、あるアプリケーションでは専用ポート数
が不足し、他のアプリケーションでは専用ポート数が過
剰となり、無効の専用ポートが存在することになる。
【0009】本発明の目的は、チャンネル数を容易に拡
張することができる通信データ制御システムを提供する
ことである。
【0010】
【課題を解決するための手段】本発明の通信データ制御
システムは、チャンネル識別子を付したデータを入力す
るための第1のポートと、前記チャンネル識別子をチッ
プ識別子に変換するためのテーブルと、前記テーブルに
より変換されたチップ識別子を付して前記データを出力
するための第2のポートを含む親チップと、自己のチッ
プ識別子を記憶し、入力ポートに供給されるデータのう
ち、自己のチップ識別子が付されたデータを入力し、該
データを出力ポートから外部にチャンネルデータとして
出力するための子チップと、前記親チップの第2のポー
トと前記子チップの入力ポートとを接続するバスライン
とを有する。
【0011】親チップの第2のポートにバスラインを接
続し、バスラインに複数の子チップを接続することがで
きる。子チップは、バスラインを介して親チップから受
け取るデータをチャンネル識別子によって識別し、チャ
ンネルデータとして出力することができる。子チップ
は、自己のチップ識別子が付されたデータを受け取るの
で、親チップの第2のポートに複数の子チップを接続す
れば、容易にチャンネル数を拡張することができる。
【0012】また、本発明の通信データ制御システム
は、自己のチップ識別子を記憶し、データを入出力する
ためのポートと、送信要求信号を出力するための送信要
求用端子とを含む子チップと、データを入出力するため
の第1のポートと、前記子チップの送信要求用端子から
送信要求信号を受け取り送信要求している子チップのチ
ップ識別子を識別するチップ識別手段と、該識別したチ
ップ識別子をチャンネル識別子に変換するためのテーブ
ルと、前記第1のポートに入力されるデータに前記テー
ブルにより変換されたチャンネル識別子を付して出力す
るための第2のポートとを含む親チップと、前記子チッ
プのポートと前記親チップの第1のポートとを接続する
バスラインとを有する。
【0013】親チップの第1のポートにバスラインを接
続し、バスラインに複数の子チップを接続することがで
きる。子チップは、バスラインを介してチャンネルデー
タを親チップに出力することができる。親チップは、送
信要求している子チップのチップ識別子を識別すること
ができるので、親チップの第1のポートに複数の子チッ
プを接続すれば、容易にチャンネル数を拡張することが
できる。
【0014】
【発明の実施の形態】図1は、本発明の実施例によるマ
ルチチャンネルを有する通信デバイスを示すブロック図
である。
【0015】通信用親チップA1とMPU(マイクロプ
ロセッサユニット)1は、ホストバス2を介して接続さ
れている。通信用親チップA1は、1つの通信ポートP
Pと1つの専用ポートPSを有し、MPU1により制御
される。
【0016】通信ポートPPには、通信ケーブル3が接
続され、他の通信デバイスとの間で通信データが送信ま
たは受信される。通信の形式は、例えばイーサネット
(ether net )等である。
【0017】専用ポートPSには、共有バス4が接続さ
れ、共有バス4にn個の通信用子チップB1〜Bnが接
続される。通信用子チップB1〜Bnは、それぞれ例え
ばディップスイッチを有し、ディップスイッチを操作す
ることにより、自己のチップID(識別子)番号を設定
することができる。例えば、通信用子チップB1のID
番号は5であり、通信用子チップB2のID番号は7で
あり、通信用子チップBnのID番号は3である。
【0018】通信用子チップB1には、チャンネルデー
タバスD1が接続され、チャンネル1のデータを入出力
することができる。通信用子チップB2には、チャンネ
ルデータバスD2が接続され、チャンネル2のデータを
入出力することができる。通信用子チップBnには、チ
ャンネルデータバスDnが接続され、チャンネルnのデ
ータを入出力することができる。チャンネルデータバス
D1〜Dnは、各チャンネルデータを処理するための処
理装置に接続される。
【0019】通信用親チップA1と通信用子チップB1
〜Bnとの間では、チップセレクト信号CSと割り込み
信号INTの制御の下に、共有バス4を介してデータの
入出力を行う。次に、この入出力の方法を説明する。
【0020】図2は、通信用親チップA1が記憶するマ
ッピングテーブルを示す。マッピングテーブルは、チャ
ンネルID番号とチップID番号との間のマッピングを
行うためのテーブルである。
【0021】チャンネルID番号は、例えばチャンネル
番号に相当する。チャンネル数がnである場合、チャン
ネルID番号は1からnまでがある。チップID番号
は、通信用子チップB1〜Bnのそれぞれを識別するた
めの番号である。例えば、チャンネル1には通信用子チ
ップB1が接続され、子チップB1のチップID番号は
5である。チャンネル2には通信用子チップB2が接続
され、子チップB2のチップID番号は7である。チャ
ンネルnには通信用子チップBnが接続され、子チップ
BnのチップID番号は3である。
【0022】図3は、通信デバイスが通信データを受信
する際のタイミングチャートである。通信データは、ヘ
ッダ11とデータ13とからなり、通信ケーブル3を介
して、外部から通信親チップA1の通信ポートPPに入
力される。ヘッダ11には、チャンネルID番号12が
含まれている。チャンネルID番号12は、そのデータ
が何番のチャンネルのデータであるのかを示す。
【0023】通信用親チップA1は、チャンネルID番
号12を受け取ると、図2に示すテーブルを用いて、チ
ャンネルID番号12をチップID番号15に変換す
る。チップID番号15は、共有バス4に送るためのも
のである。
【0024】チップセレクト信号CSは、通信用親チッ
プA1が通信用子チップB1〜Bnに供給する信号であ
る。通信用親チップA1は、時刻t1において、チップ
セレクト信号CSをハイからローに下げ、共有バス4に
チップID番号15とデータ13を送る。そして、時刻
t2において、データ13の終了と同時に、チップセレ
クト信号CSをローからハイに戻す。
【0025】通信用子チップB1〜Bnは、時刻t1に
おいて、チップセレクト信号CSがローに下がったこと
を検知すると、共有バス4上のチップID番号15を識
別する。チップID番号15を識別した結果、チップI
D番号15が自己のチップID番号と一致したときに
は、チップID番号15の後に続くデータ13を取り込
む。
【0026】例えば、チップID番号が5であるときに
は、通信用子チップB1のみが共有バス4からデータ1
3を取り込む。通信用子チップB1は、データ13をチ
ャンネル1のデータとして、チャンネルデータバスD1
に出力する。
【0027】図4は、通信デバイスが通信データを送信
する際のタイミングチャートである。通信用子チップB
は、時刻t1において、割り込み信号INTをハイから
ローに下げ、通信用親チップA1に送信要求をする。通
信用親チップA1は、割り込み信号INTがローになっ
たことを検知すると、時刻t2において、チップセレク
ト信号CSをハイからローに下げ、共有バス4にチップ
ID番号15を出力する。
【0028】この際、通信用親チップA1は、どの通信
用子チップBから割り込み信号INTが供給されたのか
わからないので、チップID番号を順次出力する。割り
込み信号INTを供給した通信用子チップBは、共有バ
ス4に供給されたチップID番号が自己のチップID番
号と一致したときには、時刻t3において、割り込み信
号INTをローからハイに戻し、データ13を共有バス
4に出力する。通信用親チップA1は、割り込み信号I
NTがハイに戻ったのを検知して、どのチップID番号
を持つ通信用子チップBからデータが送られてくるのか
を判断する。
【0029】通信用親チップA1は、データ13を全て
受け取ると、時刻t4において、チップセレクト信号C
Sをローからハイに戻す。通信用親チップA1は、図2
に示すテーブルを用いて、送信元の通信子チップBのチ
ップID番号15をチャンネルID番号12に変換す
る。チャンネルID番号12は、通信用親チップA1か
ら通信ケーブル3を介して出力するためのものである。
【0030】時刻t5において、通信用親チップA1
は、通信ポートPPから通信ケーブル3を介して、ヘッ
ダ11を上記のデータ13に付して出力する。ヘッダ1
1には、チャンネルID番号12が含まれる。
【0031】以上のように、通信用親チップA1に共有
バス4を介して、n個の通信用子チップB1〜Bnを接
続すれば、nチャンネルのデータを扱うことができる。
通信用親チップA1の構成を変えずに、通信用子チップ
Bの接続数を増やすだけで、容易にチャンネル数を拡張
することができる。
【0032】図5は、本発明の他の実施例によるマルチ
チャンネルを有する通信デバイスを示すブロック図であ
る。この通信デバイスは、図1の通信デバイスに比べ、
各通信用子チップBに接続されるチャンネルデータバス
Dの数が異なる。図1の通信デバイスでは、各通信用子
チップBに1つのチャンネルデータバスDが接続され
る。図5の通信デバイスでは、各通信用子チップBに2
つのチャンネルデータバスDが接続される。この場合、
通信用親チップA1にn個の通信用子チップB1〜Bn
を接続すれば、2×nチャンネルのデータを扱うことが
できる。
【0033】例えば、チャンネルID番号1、2、3、
4、2n−1、2nは、それぞれチップID番号5、1
5、7、17、3、13に対応付けられる。子チップB
1は、2つの自己のチップID番号5と15を記憶し、
チャンネル1のデータバスD1とチャンネル2のデータ
バスD2が接続される。子チップB2は、2つの自己の
チップID番号7と17を記憶し、チャンネル3のデー
タバスD3とチャンネル4のデータバスD4が接続され
る。子チップBnは、2つの自己のチップID番号3と
13を記憶し、チャンネル2n−1のデータバスD2n-1
とチャンネル2nのデータバスD2nが接続される。な
お、各子チップBには、3以上のデータバスDを接続し
てもよい。
【0034】なお、通信データの形式はイーサネット等
に限定されず、その他の形式であってもよい。また、チ
ャンネルIDおよびチップIDとして番号を用いる場合
を説明したが、番号である必要はなく、その他の識別子
を用いることができる。
【0035】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【0036】
【発明の効果】以上説明したように、本発明によれば、
親チップの構成を変えることなく、親チップに接続する
子チップの数を増やすだけで、容易にチャンネル数を拡
張することができる。
【図面の簡単な説明】
【図1】本発明の実施例によるマルチチャンネルを有す
る通信デバイスを示すブロック図である。
【図2】通信用親チップが記憶するマッピングテーブル
を示す図である。
【図3】通信デバイスが通信データを受信する際のタイ
ミングチャートである。
【図4】通信デバイスが通信データを送信する際のタイ
ミングチャートである。
【図5】本発明の他の実施例によるマルチチャンネルを
有する通信デバイスを示すブロック図である。
【図6】従来技術による3チャンネルのマルチポートを
有する通信デバイスを示すブロック図である。
【符号の説明】
1,51 マイクロプロセッサユニット(MPU) 2,52 ホストバス 3,53 通信ケーブル 4 共有バス 54 通信用チップ A1 通信用親チップ B1〜Bn 通信用子チップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 チャンネル識別子を付したデータを入力
    するための第1のポートと、前記チャンネル識別子をチ
    ップ識別子に変換するためのテーブルと、前記テーブル
    により変換されたチップ識別子を付して前記データを出
    力するための第2のポートを含む親チップと、 自己のチップ識別子を記憶し、入力ポートに供給される
    データのうち、自己のチップ識別子が付されたデータを
    入力し、該データを出力ポートから外部にチャンネルデ
    ータとして出力するための子チップと、 前記親チップの第2のポートと前記子チップの入力ポー
    トとを接続するバスラインとを有する通信データ制御シ
    ステム。
  2. 【請求項2】 自己のチップ識別子を記憶し、データを
    入出力するためのポートと、送信要求信号を出力するた
    めの送信要求用端子とを含む子チップと、 データを入出力するための第1のポートと、前記子チッ
    プの送信要求用端子から送信要求信号を受け取り送信要
    求している子チップのチップ識別子を識別するチップ識
    別手段と、該識別したチップ識別子をチャンネル識別子
    に変換するためのテーブルと、前記第1のポートに入力
    されるデータに前記テーブルにより変換されたチャンネ
    ル識別子を付して出力するための第2のポートとを含む
    親チップと、 前記子チップのポートと前記親チップの第1のポートと
    を接続するバスラインとを有する通信データ制御システ
    ム。
JP8091325A 1996-04-12 1996-04-12 通信データ制御システム Withdrawn JPH09282254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8091325A JPH09282254A (ja) 1996-04-12 1996-04-12 通信データ制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8091325A JPH09282254A (ja) 1996-04-12 1996-04-12 通信データ制御システム

Publications (1)

Publication Number Publication Date
JPH09282254A true JPH09282254A (ja) 1997-10-31

Family

ID=14023309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8091325A Withdrawn JPH09282254A (ja) 1996-04-12 1996-04-12 通信データ制御システム

Country Status (1)

Country Link
JP (1) JPH09282254A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8429370B2 (en) 2009-10-29 2013-04-23 SK Hynix Inc. Semiconductor memory, memory system, and method of controlling the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8429370B2 (en) 2009-10-29 2013-04-23 SK Hynix Inc. Semiconductor memory, memory system, and method of controlling the same

Similar Documents

Publication Publication Date Title
JPH0748739B2 (ja) 多重アクセス制御方法および該方法を実施する多重アクセス制御システム
US5602663A (en) Information processing apparatus for multiplex transmission of signal for arbitration and signal for data transfer
JPH07262128A (ja) 直列のマスター・スレーブ装置において機能ユニットを構成する方法と装置
US20050198483A1 (en) Conversion apparatus and method thereof
US20020087749A1 (en) Computer system, CPU and memory installed apparatus, and input/output control apparatus
US4720828A (en) I/o handler
US6192409B1 (en) X.25 network connection for X.25 protocol communication used in a full electronic switching system
JPH09282254A (ja) 通信データ制御システム
KR100429185B1 (ko) 패킷라우팅시스템
JP2833801B2 (ja) データ多重転送方式
KR100258354B1 (ko) 소용량 에이티엠 교환기용 스위치 제어장치
JP2708366B2 (ja) データ処理システム及びその補助制御装置
JPS62249542A (ja) デ−タ転送方式
JPH0916517A (ja) バスインタフェース
JPH07131504A (ja) データ転送装置
JP4067205B2 (ja) データ処理装置
JPH0591114A (ja) データ通信方式
JP2878026B2 (ja) 通信制御装置およびシステム
JPS59207763A (ja) デ−タ伝送回線のル−プ式全二重通信方式
JPS59100948A (ja) 通信回線システム
JPS63164650A (ja) ノ−ド多重化方式
JP2002217930A (ja) 回線監視装置
JPH03158949A (ja) 情報変換方法およびその装置
JPH03185549A (ja) 共有バスのバス調停システム
JPS60107168A (ja) 信号送受信回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030701