KR100429185B1 - 패킷라우팅시스템 - Google Patents

패킷라우팅시스템 Download PDF

Info

Publication number
KR100429185B1
KR100429185B1 KR10-1998-0055375A KR19980055375A KR100429185B1 KR 100429185 B1 KR100429185 B1 KR 100429185B1 KR 19980055375 A KR19980055375 A KR 19980055375A KR 100429185 B1 KR100429185 B1 KR 100429185B1
Authority
KR
South Korea
Prior art keywords
packet
signal
node
data
routing
Prior art date
Application number
KR10-1998-0055375A
Other languages
English (en)
Other versions
KR20000039908A (ko
Inventor
김부수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1998-0055375A priority Critical patent/KR100429185B1/ko
Publication of KR20000039908A publication Critical patent/KR20000039908A/ko
Application granted granted Critical
Publication of KR100429185B1 publication Critical patent/KR100429185B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/74Address processing for routing

Abstract

패킷 라우팅 시스템에 관한 것으로 특히, 패킷이 발생하는 노드가 복수개 존재할 경우 각 노드에 고유 라우팅 식별자를 부여하여 하드웨어 구성을 단순하게 할 수 있는 패킷 라우팅 시스템에 관한 것이다. 이와 같은 패킷 라우팅 시스템은 임의의 패킷 데이터가 저장되는 제 1 메모리와 상기 제 1 메모리에 저장된 데이터가 라우팅 되어야 할 목적지 노드의 고유번호를 저장하는 제 2 메모리로 구성된 노드와, 상기 노드에서 발생한 패킷을 중재하여 목적지 노드로 라우팅하는 패킷 라우팅 마스터로 구성되어, 상기 제 1 메모리의 데이터를 상기 목적지 노드로 라우팅 시킬 때 상기 제 2 메모리에 저장된 목적지 노드의 고유번호를 참조하여 라우팅한다.

Description

패킷 라우팅 시스템{Packet routing system}
본 발명은 패킷 라우팅 시스템에 관한 것으로 특히, 패킷이 발생하는 노드가 복수개 존재할 경우 각 노드에 고유 라우팅 식별자를 부여하여 하드웨어 구성을 단순하게 할 수 있는 패킷 라우팅 시스템에 관한 것이다.
패킷(Packet)은 사용자가 전송하고자 하는 긴 데이터를 패킷 교환기에서 일정한 크기로 분해한 다음 헤더를 붙인 형태로 정해진 틀에 분해된 데이터를 동봉한형태를 말한다.
이러한 패킷은 패킷 교환기를 통하여 헤더의 내용에 따라 전송되며, 패킷 데이터의 크기는 패킷 교환기에 따라 53Byte에서 1024Byte 까지 다양하다.
패킷들은 전화선을 통해서 또는 네트워크를 거쳐서 전송될 수 있다. 사실상, 네트워크 프로토콜과 여러 가지 통신 프로토콜이 패킷 스위칭을 이용해서 연결과 루트 정보를 구축한다.
그리고, 라우팅(Routing)(경로 지정)은 패킷에 대한 송신기 및 수신기 사이의 단말-단말 경로를 결정하는 프로세스이다.
경로 지정은 개방형 시스템간 상호 접속(Open System Interconnection : OSI) 기준 모델에서 네트워크 계층의 주요 기능 중의 하나이다. 또 다른 기능은 패킷을 경로를 따라 실제로 전달하는 중계 기능을 한다.
이하, 첨부된 도면을 참조하여 종래 패킷 라우팅 시스템 및 라우팅 방법 설명하기로 한다.
도 1은 일반적인 패킷 라우팅 시스템을 나타낸 블록 구성도이다.
일반적인 패킷 라우팅 시스템은 도 1에 나타낸 바와 같이, 패킷(packet)이 발생하는 장소인 여러개의 노드(제 1 내지 제 4 노드)와, 상기 노드에서 발생한 패킷을 중재하여 라우팅하는 패킷 라우팅 마스터(1)로 구성된다.
도 2은 종래 패킷 라우팅 시스템 및 노드를 상세히 나타낸 블록 구성도이다.
종래 패킷 라우팅 시스템 및 노드의 상세 구성은 도 2에 나타낸 바와 같이, 패킷 데이터가 저장되는 선입 선출(First In First Out) 메모리(이하, FIFO라 함)인 복수개의 데이터 FIFO(12a)(12b)(12c)(12d)와 단순히 송수신 프레임의 개수만을 저장하는 복수개의 프레임 정보 FIFO(13a)(13b)(13c)(13d)로 이루어진 제 1 내지 제 4 노드와, 상기 제 1 내지 제 4 노드의 송수신 패킷 유무를 판단하기 위한 순차적 폴링 어드레스(polling address)를 생성하는 패킷 라우팅 마스터(11)로 구성된다.
이와 같은 종래 패킷 라우팅 시스템의 동작을 설명하기로 한다.
먼저, 각 노드(제 1 내지 제 4 노드)는 패킷 데이터를 저장하고 있는 데이터 FIFO(12a)(12b)(12c)(12d)와 송수신 프레임의 개수를 저장하는 프레임 정보 FIFO(13a)(13b)(13c)(13d)로 구성되어, 패킷 라우팅 마스터(11)에서 각 노드(제 1 내지 제 4 노드)에 송신 프레임이 있는지 차례로 검색할 때 송신 프레임이 있으면 패킷 라우팅 마스터(11)에 버스 요청을 한다.
이때, 패킷 라우팅 마스터(11)는 버스 사용권을 버스 사용을 요청한 제 1 내지 제 4 노드중 어느 하나의 노드에 주게 되고, 버스 사용권을 받은 해당 노드는 프레임 정보 FIFO(13)의 읽기 및 쓰기 신호와 어써트 신호 및 에러 유무 등의 제어 신호를 만들어 버스로 내보낸다.
이때, 프레임 정보 FIFO(13)의 읽기 신호는 자기 노드의 데이터 FIFO(12)로부터 데이터를 버스로 읽어내는데 사용된다.
이때, 각 노드는 버스에 어써트 되어 있는 데이터와 제어 신호를 가지고 있는 패킷 데이터의 목적지 어드레스 데이터가 자기 노드의 어드레스와 같으면 버스에 나와 있는 쓰기 신호를 가지고 자기 노드의 데이터 FIFO(12)에 저장한다.
이와 같은 종래 패킷 라우팅 시스템의 읽기 및 쓰기 타이밍은 도 3에 나타낸 바와 같다.
이상에서 설명한 바와 같은 종래 패킷 라우팅 시스템에 있어서는 다음과 같은 문제점이 있었다.
첫째, 패킷 라우팅 마스터가 버스 사용권을 각 노드에 주었을 때 각 노드는 각각 데이터의 읽기, 쓰기 신호와 제어 신호를 만들어야 했으므로 그에 따른 로직이 각 노드에 만들어져 있어야 했고, 버스에 나와 있는 패킷 데이터의 수신 여부를 판단하는 로직도 각 노드에 있어야 했다. 결국 로직 구성에 따른 부품수가 증가하는문제점이 있었다.
둘째, 버스에 나온 패킷 데이터의 목적지 어드레스를 자기 노드의 어드레스와 비교하고 수신을 결정해야 하므로 비교하는데 걸리는 시간동안 버스를 점유해야 하므로 그 만큼 버스의 사용 효율을 저하시키는 문제점이 있었다.
본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 각 노드에 고유 라우팅 식별자를 부여하여 라우팅 정보를 해석하여 패킷을 라우팅 하게 함으로써 하드웨어의 구성을 단순히 함은 물론 버스의 효율을 향상시킬 수 있는 패킷 라우팅 시스템을 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 패킷 데이터를 저장하는 제 1 메모리와, 상기 제 1 메모리에 저장된 데이터가 라우팅될 목적지 노드의 고유번호를 저장하는 제 2 메모리를 각각 포함하는 노드들과, 중재신호를 이용하여 상기 노드들에서 발생한 패킷 발생 신호들 중 어느 하나를 선택하고, 상기 노드들의 각 메모리에 저장된 데이터들을 상기 목적지 노드로 라우팅하기 위한 읽기 신호와 쓰기 신호를 발생하는 패킷 라우팅 마스터로 구성되어, 상기 제 1 메모리의 데이터를 상기 패킷 라우팅 마스터가 목적지 노드로 라우팅 시킬 때 상기 제 2 메모리에 저장된 목적지 노드의 고유번호를 참조하여 라우팅하는 것이다.
바람직하게, 상기 패킷 라우팅 마스터는 상기 중재신호를 이용하여 상기 노드들에서 발생한 패킷 발생 신호들 중 어느 하나를 선택하는 패킷 발생 신호 선택부와, 임의의 패킷 발생 신호가 입력됨에 따라, 라우팅될 데이터가 발생한 노드에 해당하는 노드의 중재신호를 출력하고, 상기 중재신호를 출력한 상태에서 상기 라우팅될 데이터가 발생한 노드를 선택하기 위한 소오스 선택 신호를 출력하는 중재 신호 발생부와, 상기 중재 신호 발생부로부터 상기 소오스 선택 신호와 상기 중재신호가 입력되면, 상기 라우팅될 데이터가 발생한 노드의 제 1 메모리에 저장된 패킷 데이터와 제 2 메모리에 저장된 목적지 노드의 고유번호를 읽기 위한 읽기 신호를 출력하고, 상기 목적지 노드를 선택하기 위한 수신단 선택 신호를 출력하고, 패킷 유효 신호를 출력하는 읽기 신호 발생부와, 상기 패킷 유효 신호가 어써트(Assert)되는 동안에 상기 목적지 노드의 제 2 메모리에 상기 패킷 데이터를 쓰기 위한 쓰기 신호를 출력하는 쓰기 신호 발생부로 구성된다.
이상과 같은 본 발명에 따르면, 공통 버스의 점유 시간이 적고, 하드웨어적인 구성이 단순하며, 공통 버스의 점유 시간을 줄일 수 있다.
도 1은 일반적인 패킷 라우팅 시스템을 나타낸 블록 구성도
도 2는 종래 패킷 라우팅 시스템 및 노드를 상세히 나타낸 블록 구성도
도 3은 종래 패킷 라우팅 시스템의 읽기 및 쓰기 타이밍도
도 4는 본 발명 패킷 라우팅 시스템 및 노드를 상세히 나타낸 블록 구성도
도 5는 도 4에 나타낸 바와 같은 패킷 라우팅 마스터의 상세 블록 구성도
도면의 주요 부분에 대한 부호의 설명
21 : 패킷 라우팅 마스터22 : 데이터 FIFO
23 : 라우팅 정보 FIFO
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.
도 4는 본 발명 패킷 라우팅 시스템 및 노드를 상세히 나타낸 블록 구성도이다.
본 발명 패킷 라우팅 시스템 및 노드의 상세 구성은 도 4에 나타낸 바와 같이, 임의의 패킷 데이터가 저장되는 제 1 메모리인 데이터 FIFO(22)와 상기 데이터 FIFO(22)에 저장된 데이터가 라우팅 되어야 할 목적지 노드의 고유번호를 저장하는 제 2 메모리인 라우팅 정보 FIFO(23)로 구성된 제 1 내지 제 n 노드와, 상기 제 1 노드 내지 제 n 노드에서 발생한 패킷을 중재하여 목적지 노드로 라우팅하는 패킷 라우팅 마스터(21)로 구성되어, 상기 데이터 FIFO(22)의 데이터를 상기 패킷 라우팅 마스터(22)가 목적지 노드로 라우팅 시킬 때 상기 라우팅 정보 FIFO(23)에 저장된 목적지 노드의 고유번호(식별자)를 참조하여 라우팅하도록 한다.
이때, 패킷 라우팅 마스터(21)는 병렬 공통 버스와 인터페이스되어 있으며, 입력 신호로는 라우팅 정보 버스, 각 노드(제 1 내지 제 4 노드)의 FIFO(22,23)에서 오는 패킷 발생 신호와, 패킷 동기 신호 및 병렬 데이터가 있으며, 출력 신호로는 각 노드의 데이터 FIFO(22)와, 라우팅 정보 FIFO(23)의 읽기 쓰기 신호가 있다.
그리고, 데이터 FIFO(22)의 입력 신호로는 병렬 데이터, 읽기 쓰기 신호가 있으며, 출력 신호로는 병렬 데이터, 패킷 동기 신호가 있다.
또한, 라우팅 정보 FIFO(23)에서는 패킷 발생 신호, 패킷 정보 신호가 있다.
이때, 병렬 데이터 버스는 8비트에서 32비트로 가변할 수 있으며, 라우팅 정보 FIFO(23)의 데이터 넓이는 전체 노드의 개수와 관계가 있다. 즉, 라우팅 정보 FIFO(23)의 데이터 넓이가 2 비트인 경우 각 4개의 노드를 식별할 수 있으며, 버스에 접속할 수 있는 노드의 개수는 2라우팅 정보 FIFO(23)의 넓이가 데이터 넓이가 된다.
도 5는 도 4에 나타낸 바와 같은 패킷 라우팅 마스터의 상세 블록 구성도이다.
이와 같은 패킷 라우팅 마스터에서는 노드의 구성을 제 1 내지 제 4 노드의 4개의 노드로 구성시킨 것을 예로 들었다.
패킷 라우팅 마스터(21)의 상세 블록 구성은 도 5에 나타낸 바와 같이, 각 노드(제 1 내지 제 4 노드)의 패킷 발생 신호들과 중재 버스를 입력으로 하며, 출력은 중재버스에 의해 선택된 노드의 패킷 발생 신호로 하는 패킷 발생 신호 선택부(21a)와, 패킷 발생 신호 선택부(21a)의 출력을 입력으로 하며 중재 신호와 소오스 선택 신호를 출력 시키는 중재 신호 발생부(21b)와, 중재 신호 발생부(21b)에서 출력된 소오스 선택 신호와 중재 신호를 입력으로 하여 제 1 내지 제 4 노드 FIFO 읽기 신호들과, 쓰기 신호, 수신단 선택 신호 및 패킷 유효 신호를 출력 시키는 읽기 신호 발생부(21c)와, 라우팅 정보 버스, 수신단 선택 신호, 쓰기 신호 및 패킷 유효 신호를 입력으로 하여 제 1 내지 제 4 노드의 쓰기 신호를 출력 시키는 쓰기 신호 발생부(21d)로 구성된다.
이와 같은 각 노드에서 발생한 패킷이 라우팅되는 방법을 설명하면 다음과 같다.
먼저, 각 노드(제 1 내지 제 n 노드)에 1개의 패킷이 저장될 때 저장되는 패킷의 처음 주소지 데이터에 따라 그 패킷이 라우팅될 목적지 노드의 번호인 라우팅 정보, 즉 식별 번호를 라우팅 정보 FIFO(23)에 저장한다.
이어서, 패킷 1개가 데이터 FIFO(22)에 저장되고 라우팅 정보가 라우팅 정보 FIFO(23)에 저장되면 제 1 노드의 패킷 발생 신호가 어써트(assert)된다. 이때, 어써트란 의미를 갖게 된다는 것이다.
그러면 패킷 발생 신호 선택부(21a)는 중재 신호 발생부(21b)의 중재 버스에 의해 제 1 노드의 패킷 발생 신호를 선택하여 중재 신호 발생부(21b)로 출력한다.
중재 신호 발생부(21b)는 각 노드가 가지고 있는 고유의 식별자 번호를 순차적으로 중재 버스를 통하여 출력한다.
제 1 노드의 패킷 발생 신호가 어써트 되어 있을 경우 그 신호는 중재 신호 발생부(21b)가 제 1 노드의 라우팅 정보 FIFO(23a)에 대한 번호를 출력 했을 때 중재 신호 발생부(21b)로 입력된다.
중재 신호 발생부(21b)는 중재 버스 출력시 입력으로 패킷 발생 신호가 입력되면 해당 노드의 중재 버스를 출력한 상태에서 소오스 선택 신호를 발생 시킨다. 이때, 소오스 선택 신호는 데이터가 발생한 노드에 대한 정보이다.
읽기 신호 발생부(21c)는 중재 신호 발생부(21b)로부터의 소오스 선택 신호와 중재 버스를 입력받아 패킷 발생 신호를 어써트한 제 1 노드의 패킷 데이터 읽기 신호와 라우팅 정보 FIFO(23a) 읽기 신호를 출력하고 동시에 쓰기 신호 발생부(21d)로 수신단 선택 신호 및 쓰기 신호를 출력 시킨다.
읽기와 쓰기 신호들은 선택된 노드로부터 패킷 프레임 동기 신호를 받아들여 1프레임의 패킷이 읽혀져 출력 될 때까지 어써트 된다. 이때, 패킷 동기 신호는 패킷 데이터 FIFO(22)에 데이터와 같이 저장되어 패킷의 처음과 끝을 의미하는 2비트의 정보이다.
이어서, 읽기 신호 발생부(21c)에서 출력된 제 1 노드의 라우팅 정보 FIFO(23a) 읽기 신호는 라우팅 정보 FIFO(23a)로부터 라우팅된 노드의 식별 번호를 출력시킨다. 이때, 쓰기 신호 발생부(21d)는 입력되는 패킷 유효 신호가 어써트 되어 있는 동안 역시 입력시 쓰기 신호를 고정된 노드의 해당하는 노드 쓰기 신호로 출력한다. 그러면 읽기 신호에 의해 읽혀진 제 1 노드의 데이터들은 버스상에 존재하다 쓰기 신호에 의해 해당 노드에 읽혀진다.
이때, 각 노드들의 읽기 쓰기 신호들은 패킷 라우팅 마스터(21)에서 생성된다. 그러므로 실제 각 노드에서는 별도의 제어로직이 필요없다. 결국, 적은 로직으로 병렬 버스 라우팅 기능을 할 수 있다.
이상의 설명에서와 같은 본 발명 패킷 라우팅 시스템에 있어서는 다음과 같은 효과가 있다.
첫째, 각 노드의 모든 제어 신호를 패킷 라우팅 마스터부에서 생성하고 신호를 각 노드별로 디먹스(Demux)하여 사용하므로 작은 로직으로 시스템을 구성하는 것이 가능하다.
둘째, 여러개의 노드로 이루어진 병렬 데이터 버스에서 발생한 패킷들을 각각의 목적 노드로 라우팅 시킬 때 패킷이 라우팅 되어야 할 목적 라우팅 정보를 메모리에 미리 저장함으로써 미리 선택된 노드가 공통 데이터 버스를 점유하는 시간을 최소화함으로써 버스 효율을 향상시킬 수 있다.

Claims (2)

  1. 패킷 데이터를 저장하는 제 1 메모리와, 상기 제 1 메모리에 저장된 데이터가 라우팅될 목적지 노드의 고유번호를 저장하는 제 2 메모리를 각각 포함하는 노드들과;
    중재신호를 이용하여 상기 노드들에서 발생한 패킷 발생 신호들 중 어느 하나를 선택하고, 상기 노드들의 각 메모리에 저장된 데이터들을 상기 목적지 노드로 라우팅하기 위한 읽기 신호와 쓰기 신호를 발생하는 패킷 라우팅 마스터로 구성되어,
    상기 제 1 메모리의 데이터를 상기 패킷 라우팅 마스터가 목적지 노드로 라우팅 시킬 때 상기 제 2 메모리에 저장된 목적지 노드의 고유번호를 참조하여 라우팅하는 것을 특징으로 하는 패킷 라우팅 시스템.
  2. 제 1 항에 있어서, 상기 패킷 라우팅 마스터는
    상기 중재신호를 이용하여 상기 노드들에서 발생한 패킷 발생 신호들 중 어느 하나를 선택하는 패킷 발생 신호 선택부와,
    임의의 패킷 발생 신호가 입력됨에 따라, 라우팅될 데이터가 발생한 노드에 해당하는 노드의 중재신호를 출력하고, 상기 중재신호를 출력한 상태에서 상기 라우팅될 데이터가 발생한 노드를 선택하기 위한 소오스 선택 신호를 출력하는 중재 신호 발생부와,
    상기 중재 신호 발생부로부터 상기 소오스 선택 신호와 상기 중재신호가 입력되면, 상기 라우팅될 데이터가 발생한 노드의 제 1 메모리에 저장된 패킷 데이터와 제 2 메모리에 저장된 목적지 노드의 고유번호를 읽기 위한 읽기 신호를 출력하고, 상기 목적지 노드를 선택하기 위한 수신단 선택 신호를 출력하고, 패킷 유효 신호를 출력하는 읽기 신호 발생부와,
    상기 패킷 유효 신호가 어써트(Assert)되는 동안에 상기 목적지 노드의 제 2 메모리에 상기 패킷 데이터를 쓰기 위한 쓰기 신호를 출력하는 쓰기 신호 발생부로 구성됨을 특징으로 하는 패킷 라우팅 시스템.
KR10-1998-0055375A 1998-12-16 1998-12-16 패킷라우팅시스템 KR100429185B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055375A KR100429185B1 (ko) 1998-12-16 1998-12-16 패킷라우팅시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055375A KR100429185B1 (ko) 1998-12-16 1998-12-16 패킷라우팅시스템

Publications (2)

Publication Number Publication Date
KR20000039908A KR20000039908A (ko) 2000-07-05
KR100429185B1 true KR100429185B1 (ko) 2004-06-16

Family

ID=19563135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0055375A KR100429185B1 (ko) 1998-12-16 1998-12-16 패킷라우팅시스템

Country Status (1)

Country Link
KR (1) KR100429185B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429264B1 (ko) * 2001-10-31 2004-04-29 엘지전자 주식회사 쉐어드 메모리 방식의 라우터에서 패킷 처리 방법
JP3875121B2 (ja) 2002-03-01 2007-01-31 株式会社エヌ・ティ・ティ・ドコモ 通信システム、通信方法、転送装置及びネットワーク管理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950022459A (ko) * 1993-12-09 1995-07-28 양승택 자체 라우팅(Self-routing)방식을 이용한 디지틀 이동통신 제어국의 패킷교환 처리장치 및 방법
WO1997002680A1 (en) * 1995-06-30 1997-01-23 Philips Electronics N.V. A method and apparatus for routing messages in a network of nodes
US5638377A (en) * 1994-06-22 1997-06-10 Alcatel Business Systems Method of forwarding data packets in a multi-site network, a corresponding communications network, and a corresponding interface module
US5732086A (en) * 1995-09-21 1998-03-24 International Business Machines Corporation System and method for determining the topology of a reconfigurable multi-nodal network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950022459A (ko) * 1993-12-09 1995-07-28 양승택 자체 라우팅(Self-routing)방식을 이용한 디지틀 이동통신 제어국의 패킷교환 처리장치 및 방법
US5638377A (en) * 1994-06-22 1997-06-10 Alcatel Business Systems Method of forwarding data packets in a multi-site network, a corresponding communications network, and a corresponding interface module
WO1997002680A1 (en) * 1995-06-30 1997-01-23 Philips Electronics N.V. A method and apparatus for routing messages in a network of nodes
US5732086A (en) * 1995-09-21 1998-03-24 International Business Machines Corporation System and method for determining the topology of a reconfigurable multi-nodal network

Also Published As

Publication number Publication date
KR20000039908A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
AU617928B2 (en) Queueing protocol
JP4756158B2 (ja) 通信リソース割り当て電子デバイスおよび方法
EP1735966B1 (en) Integrated circuit and method for time slot allocation
US6278709B1 (en) Routing switch
JPH0748739B2 (ja) 多重アクセス制御方法および該方法を実施する多重アクセス制御システム
US20080232387A1 (en) Electronic Device and Method of Communication Resource Allocation
EP1759559B1 (en) Data processing system and method for time slot allocation
JP2002152317A (ja) 試験装置
JPH0523530B2 (ko)
EP0960501A2 (en) Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method
KR100429185B1 (ko) 패킷라우팅시스템
US5193088A (en) High speed ATM cell synchronizing switching apparatus
US6219350B1 (en) ATM cell converting apparatus which includes tone and DTMF generating function and method using the same
US6993035B2 (en) System for routing data packets through a crossbar switch in expansion mode
US5708661A (en) Asynchronous transfer mode cell demultiplexing control apparatus
JPH0618373B2 (ja) データ伝送方法及び装置
US6862266B1 (en) Loop test apparatus of packet routing bus in communication system and loop test method
KR100218666B1 (ko) 다단계 상호 연결망을 위한 경로 제어 태그 생성 방법
KR0175615B1 (ko) 양방항 3-포트 내용 번지 메모리(cam)
JPH1132383A (ja) 時分割スイッチ
JPH09282254A (ja) 通信データ制御システム
JPH0951349A (ja) ネットワークハブ装置
JPH05211513A (ja) 一対一リングバス
JPH10240682A (ja) データ均等化調停回路
KR970068313A (ko) 공통버스 방식의 atm 교환 시스템 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120315

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee