KR0175615B1

KR0175615B1 - 양방항 3-포트 내용 번지 메모리(cam)

Info

Publication number: KR0175615B1
Application number: KR1019960019877A
Authority: KR
Inventors: 박영호; 전종암; 김재근
Original assignee: 양승택; 한국전자통신연구원; 이준; 한국전기통신공사
Priority date: 1995-12-23
Filing date: 1996-06-04
Publication date: 1999-04-01
Also published as: JPH09198879A; KR970049598A

Abstract

본 발명은 통신망에서 서로 다른 번지를 사용하는 부망(Sub-network)사이에서 번지 변환이 실시간으로 가능한 3-포트(port) 내용 번지 메모리(Content Addressable Memory; CAM)에 관한 것으로서, 수시로 번지 등록 및 해제가 이루어지며, 고속의 전송로를 사용하는 최근의 통신망 추세하에서 CPU 경로를 데이타의 흐름과 독립적으로 메모리에서 분리시켜 3-포트(port)개념을 도입하고, 액세스 스케줄링 제어를 제거하여 고속의 번지 변환을 가능케 함으로 이에 대한 신뢰성을 높인 3-포트 CAM을 제공하기 위해 메모리의 등록 데이타의 저장, 해제 그리고 확인기능을 수행하기 위한 제어신호를 출력하는 CPU 제어부(21), 메모리에 등록된 데이타의 유효성 여부를 나타내는 엠티신호를 출력하는 엠티 제어부(22), 등록 데이타를 저장하여 출력하고, 외부의 전송로로부터 입력되는 송수신 데이타를 메모리에 저장된 송수신 관련 데이타와 비교하여 그 결과인 매칭신호를 출력하는 룩업 테이블(23), 메모리에 저장된 등록 데이타를 저장하여 읽기 번지에 의해 출력하는 CPU 일기선택부(24), 수신 데이타의 반환 데이타와 라우팅 정보를 출력하는 수신 반환 선택부(25), 송신 데이타의 반환 데이타를 출력하는 송신 반환 선택부(26)를 구비하여 고속의 번지 변환이 가능하고 번지 변환의 신뢰성을 향상시키는 효과가 있다.

Description

양방향 3-포트 내용 번지 메모리(CAM)

제1도는 본 발명이 적용된 예시도.

제2도는 본 발명의 일실시예에 따른 양방향 3-포트 내용 번지 메모리의 블럭 구성도.

제3도는 본 발명의 일실시예에 따른 엠티 제어부의 세부 구성도.

제4도는 본 발명의 일실시예에 따른 룩업 테이블의 세부 구성도.

제5도는 본 발명의 일실시예에 따른 수신 룩업 테이블의 비트메모리 구조도.

제6도는 본 발명의 일실시예에 따른 수신 룩업 테이블의 워드 구조도이다.

* 도면의 주요부분에 대한 부호의 설명

21 : CPU 제어부 22 : 엠티(empty) 제어부

23 : 룩업 테이블 24 : CPU 일기 선택부

25 : 수신 반환 선택부 26 : 송신 반환 선택부

본 발명은 통신망에서 서로 다른 번지를 사용하는 부망(Sub-network)사이에서 번지 변환이 실시간으로 가능한 3-포트(port) 내용 번지 메모리(Content Addressable Memory; 이하, CAM이라 함)에 관한 것이다.

종래의 번지 변환 장치는 CPU와 같은 비실시간 장치의 관여에 의해서 소프트웨어적으로 즉, 수신된 데이타의 번지를 그 장치의 CPU 인터페이스를 통하여 읽어와서 프로그램에 의해 번지를 변환하고, 이를 다시 그 장치의 먹스 기능에 삽입하여 번지와 정보의 페이로드를 재결합하는 방법에 의해 수행 되었다.

또한 이를 보완한 상용 CAM(Content Addressable Memory)이 이중-포트(dual-port) 방식에 의해 번지 변환을 제공하고 있다. 그러나, 고속의 통신망에서는 메모리의 내용이 수시로 등록 또는 해제 되면서 전송로에서 송수신되는 번지 정보와 입력 포트를 공유하여야 하기 때문에 두 입력 경로인 CPU 및 데이타 사이의 타임슬롯(Time Slot) 개념의 포트 액세스 스케줄링 제어가 또다른 부가 기능으로 요구되는 문제점이 있었다.

따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 수시로 번지 등록 및 해제가 이루어지며 고속의 전송로를 사용하는 최근의 통신망 추세하에서 CPU 경로를 데이타의 흐름과 독립적으로 메모리에서 분리시키고, (즉, 전송되는 데이타의 흐름과 독립적으로 번지 변환 내용을 등록/해제할 수 있도록 함) 입력되는 송신 및 수신 번지들을 모두 독립적으로 분리시켜 변환하는 3-포트(port)개념의 메모리 구조를 창출하여 액세스 스케줄링 제어를 제거하여 고속의 번지 변환을 가능하게 하고, 이에 대한 신뢰성을 높인 양방향 3-포트 내용 번지 메모리(CAM)를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은, 외부의 제어 장치인 CPU로부터 메모리의 등록/해제/등록확인을 위한 데이타와 번지 그리고 제어신호(읽기/쓰기, 칩선택, 번지 스트로브, 데이타 스트로브)를 입력받아 등록을 위한 디코딩된 쓰기번지와 쓰기제어신호 그리고 등록 데이타를 출력하고, 해제를 위한 해제번지와 해제제어신호를 출력하고, 등록 확인을 위한 읽기번지를 출력하여 저장된 데이타를 입력받아 이를 CPU에 출력하고, 외부의 전송로를 통해 입력된 송수신 데이타와 메모리에 저장된 데이타의 비교 결과에 관계없이 출력되는 송수신 반환 데이타를 제어하기 위한 마스크신호를 출력하는 CPU 제어수단; 상기 CPU 제어수단으로부터 디코딩된 쓰기번지와 쓰기제어신호 그리고 디코딩된 해제번지와 해제제어신호를 입력받고, 외부로부터 리셋신호를 입력받아 메모리에 저장된 등록 데이타의 유효 여부를 나타내는 엠티신호를 출력하는 엠티 제어수단; 상기 CPU 제어수단으로부터 입력된 쓰기번지와 쓰기제어신호에 의해 입력되는 등록 데이타를 메모리에 저장하여 송신 룩업테이블 데이타, 수신 룩업테이블 데이타, 함유 데이타를 출력하고, 상기 CPU 제어수단으로 부터 마스크신호를 입력받고, 상기 엠티 제어수단으로부터 엠티신호를 입력받아 외부의 전송로로부터 입력되는 송수신 데이타와 저장된 송수신 관련 데이타를 비교하여 그 결과인 수신매칭신호와 송신매칭신호를 출력하는 룩업 테이블수단; 상기 룩업 테이블수단으로부터 송신 룩업테이블 테이타, 수신 룩업테이블 데이타, 함유 데이타를 입력받아 상기 CPU 제어수단에서 입력된 읽기번지에 해당하는 데이타를 상기 CPU 제어수단으로 출력하는 CPU 읽기선택수단; 상기 룩업 테이블수단으로부터 수신매칭신호, 송신 룩업테이블 데이타, 함유데이타를 입력받아 수신반환데이타 및 라우팅 정보를 출력하는 수신반환선택수단; 및 상기 룩업 테이블 수단으로부터 송신매칭신호와 수신 룩업테이블 테이타를 입력받아 송신 반환데이타를 출력하는 송신반환선택수단을 구비하는 것을 특징으로 한다. 이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다. 먼저 도면의 설명에 사용되는 첨자와 이의 정의는 다음과 같다.

i : 입력되는 CPU 번지 버스(address bus)신호 수, 2**i＜=n

n : 메로리의 깊이(depth),

m : 메로리에 등록되는 CPU 정보의 비트 수, m=2p+1.

p : 송 수신 비교 번지 비트 수,

l : 함유(content)비트 수,

[a] : a비트 크기를 갖는 버스,

[a][b] : 열(row)에 a비트, 행(column)에 b비트 크기를 갖는 행렬 버스 신호,

{a,b} : 행렬의 열(row)a, 행(column) b 위치의 한 비트 데이타,

{a} : 임의의 열(row) 또는 행(column)의 a 번째에 위치한 데이타,

[a:b] : 버스 신호를 나타내며 버스 크기는 (a+b+1)이며 그 순서는 a, a-1, a-2,..., b+1, b가 된다.

[a]{j} : a비트의 크기를 갖는 j번째 행(column)의 버스 신호이다.

제1도는 본 발명이 적용된 예시도를 나타낸다.

도면에서와 같이 본 발명은 부망(subnetwork)사이의 번지 변환이 인접 부망 사이에는 서로 역으로 변환되는 양방향성을 갖는다. 즉, 부망A(11)의 종단점(End Point)(14)에서 부망 B(12)로의 임의의 종단점으로의 데이타 전송이 번지 'AAAA'에서 번지 'BBBB'로 변환되어 전달되고, 역으로 부망 B(12)에서 부망 A(11)로의 전달은 번지 'BBBB'에서 번지 'AAAA'로 변환되어 전달된다. 또한, 번지 'AAAA'에서 번지 'BBBB'로 변환될 때, 이 번지를 갖는 데이타가 에드(Add)/드롭(Drop) 또는 스위치 기능(16)을 수행하는 장치에 의하여 여러 부망과 연결되는 경우, 이러한 여러 부망 중 라우팅 되어야할 부망을 구별하는 정보인 부망 인식자(port_ID)를 제공하여야 한다 .

제2도는 본 발명의 일실시예에 따른 양방향 3-포트 CAM 의 블럭 구성도로서, 도면에 부호 '21'은 CPU 제어부, '22'는 엠티 제어부, '23'은 룩업 테이블, '24'는 CPU 읽기 선택부, '25'는 수신 반환 선택부, '26'은 송신 반환 선택부를 각각 나타낸다.

CPU 제어부(21)는 외부의 CPU와 접속하여 인텔(Intel)또는 모토롤라(Motorola) 계열의 CPU와 16비트 데이타(data[16])를 송수신하는데, CPU 제어부(21)는 i비트의 번지(addr[i]), 일기/쓰기 제어신호(rw*), 칩선택 제어신호(cs*), 번지 버스 라인의 유효성을 나타내는 번지 스토로브 제어신호(as*)및 데이타 버스의 데이타 유효성을 나타내는 데이타 스토로브 제어신호(ds*)를 입력받아 다음과 같은 기능을 수행한다.

CPU 제어부(21)는 쓰기 동작인 경우에는 쓰기 제어 신호(wen)와 디코딩된 쓰기 번지[n]를 엠티 제어부(22)와 룩업 테이블(23)에 출력하여 외부로부터 입력된 16비트 입력 데이타를 상기 룩업 테이블(23)에 출력한다.

읽기 동작인 경우에는 디코딩된 읽기 번지[n]를 CPU 읽기 선택부(24)에 출력하여 상기 CPU 읽기 선택부(24)로부터 룩업 테이블(23)에 저장되어 있던 데이타[m]를 입력받아 외부로 출력한다.

해제 동작인 경우에는 디코딩된 해제 번지[m]와 해제제어신호를 엠티 제어부(22)에 출력한다.

또한, CPU 제어부(21)는 룩업 테이블(23)에 마스크 신호[m]를 출력하여 상기 룩업 테이블(23)이 외부의 전송로로부터 입력되는 수신 데이타[p]와 룩업 테이블(23)에 저장된 데이타의 비교 결과에 관계 없이 상기 룩업 테이블(23)에서 출력되는 데이타를 외부로 출력되도록 하거나 출력되지 않도록 제어한다.

엠티 제어부(22)는 룩업 테이블(23)에 쓰기(등록)가능한 전체 번지들을 관리하여 CPU 제어부(21)로부터 디코딩된 쓰기번지[n]와 쓰기 제어 신호를 입력받아 상기 룩업 테이블(23)에 CPU 제어부(21)로부터 입력된 데이타가 저장된 후, 저장된 데이타의 사용 가능 여부를 제어하는 엠티 신호를 상기 록업 테이블(23)에 출력한다 .

즉, 룩업 테이블(23)에 CPU 제어부(21)로부터 입력된 데이타가 저장되면 엠티 제어부(22)는 해제신호가 입력되지 않는한 룩업 테이블(23)에 엠티신호[n]를 계속 '1'로 출력되도록하여 상기 룩업 테이블(23)이 외부의 전송로를 통해 입력된 데이타와 저장된 데이타를 비교한 결과인 매칭신호가 출력되도록 한다.

그리고, 해제 동작인 경우 엠티 제어부(22)는 CPU 제어부(21)로부터 해제번지[n]와 해제제어신호를 입력받고, 외부로부터 리셋신호를 입력받아 해당 번지의 해제를 위해 엠티신호를 '0'으로 하여 룩업 테이블(23)에 출력한다.

록업 테이블(23)은 CPU 제어부(21)로부터 디코딩된 쓰기번지[n] 및 쓰기제어신호(wen)를 입력받아 CPU 제어부(21)로부터 입력되는 입력 데이타[m]를 메모리에 저장한다.

그리고, 상기 룩업 테이블(23)은 외부의 전송로에서 입력되는 수신 데이타(rxdata[p])와 자신의 수신 관련 메모리에 저장하고 있는 데이타와 비교하여 엠티 제어부(22)에서 입력되는 엠티신호(empty[m])가 '1'인 번지에 대해 해당되는 송신 메모리의 번지가 표시된 수신매칭신호(rx_match[n])를 수신 반환 선택부(25)에 출력한다.

또한, 상기 룩업 테이블(23)은 외부의 전송로에서 입력되는 송신 데이타(txdata[p])와 자신의 송신 관련 메모리에 저장하고 있는 데이타와 비교하여 엠티 제어부(12)에서 입력되는 엠티신호가 '1'인 번지에 대해 해당되는 수신 메모리의 번지가 표시된 송신매칭신호(tx_match[n])를 송신 반환 선택부(26)에 출력한다.

또한, 룩업 테이블(23)은 CPU 제어부(21)로부터 입력되는 마스크신호에 따라 송수신 데이타와 저장된 데이타의 비교 결과인 송신 메칭신호[n]를 제어하여 출력한다.

룩업 테이블(23)의 모든 데이타들은 3개의 정보군(Information Group)으로 분류되어 출력되며, 각 정보군은 (n.p)(n,p)(n,l)의 행렬(matrix)구조의 메모리로 구성된다.

그러므로 전체적으로는 (n,m)의 메모리 행렬이 되며, 룩어 테이블(23)은 수신 데이타와 비교되는 수신 룩업테이블 데이타(rx_lut_data[p][n])를 송신 반환 선택부(26)와 CPU 읽기 선택부(24)로 출력하고, 송신 데이타와 비교되는 송신 룩업테이블 데이타(tx_lut-data[p][n])와 수신 방향에 대한 라우팅 정보들과 같은 함유 데이타(cnt-data[l][n])는 수신 반환 선택부(25)와 CPU 읽기 선택부(24)로 출력한다.

CPU 읽기 선택부(24)는 룩업 테이블(23)로부터 입력되는 수신 룩업테이블 데이타, 송신룩업테이블 데이타 및 함유 데이타를 정렬하고, CPU 제어부(21)로부터 디코딩된 읽기 번지를 입력받아 해당되는 번지의 데이타[m]를 상기 CPU 제어부(21)로 출력한다. 수신 반환 선택부(25)는 룩업 테이블(23)에서 입력되는 송신 룩업테이블 데이타 및 함유 테이타를 정렬하고, 수신 데이타가 매칭된 것이라는 것을 알려주는 수신매칭신호를 입력받아 해당되는 번지의 데이타를 수신 반환 데이타로 하여 외부로 출력한다.

송신 반환 선택부(26)는 룩업 테이블(23)에서 입력되는 수신 룩업테이블 데이타를 정렬하고, 송신 데이타가 매칭된 것이라는 것을 알려주는 송신매칭신호를 입력받아 해당되는 번지의 데이타를 송신 반환 데이타로 하여 외부로 출력한다.

제3도는 본 발명의 일실시예에 따른 엠티 제어부(22)의 게이트 레벨(gate-level) 세부 구성도를 나타낸다.

열(row) h번째의 엠티신호(empty{h}(h=0∼n-1))를 출력하는 래치(latch)(34)는 'g'입력단에 h 번지의 디코딩된 쓰기신호와 쓰기제어신호를 제2논리곱게이트(33)를 통해 논리곱하여 입력받고, 데이타 입력단자 'd'에 VCC(+5 vlot)를 입력받아 래치(34)의 출력 단자 'q'의 출력 신호 엠티 신호는 '1'이 되어 출력된다.

초기화 기능을 수행하기 위해 래치(34)는 CPU 제어부(21)로부터 입력된 해제번지와 해제제어신호를 논리합게이트(31)를 통해 놀리합한 출력 신호와 외부로부터 입력되는 초기화 신호인 리셋(rst) 신호를 제1논리곱 게이트(32)를 통해 논리곱하여 이 출력신호를 리셋 단자(rst)에 입력받아 엠티신호를 '0'으로 하여 출력한다.

제4도는 본 발명의 일실시예에 따른 룩업 테이블(23)의 세부 구성도를 나타낸다.

룩업 테이블(23)은 외부의 전송로를 통해 입력된 수신 데이타에 대한 비교기능을 수행하여 그 결과를 출력하는 수신 룩업 테이블(41)과, 외부의 전송로를 통해 입력된 송신 데이타에 대한 비교 기능을 수행하여 그 결과를 출력하는 송신 룩업 테이블(42) 및 수신 데이타에 대한 비교 결과와 함께 반환되어야 하는 함유 데이타를 출력하는 함유 룩업 테이블(43)을 구비한다.

룩업 테이블(23)은 기본 메모리 구조에 의하여 넓이(width) 및 깊이(depth)가 원하는 크기로 확장 가능하므로 본 발명의 설명을 위해 넓이를 m=96, p=32, l=32의 경우로 설정하여 설명한다.

각각의 룩업 테이블은 CPU 제어부(21)에서 입력되는 번지 등록 데이타인 입력 데이타[96]은 수신 룩업 테이블(41)에 입력 데이타 '0'에서 입력 데이타 '31'까지의 데이타(cpudata[0:31])를 해당되는 쓰기번지와 쓰기제어신호(wen)에 따라 저장하고, 송신 룩업 테이블(42)에는 입력 데이타 '32'에서 입력 데이타 '63'까지의 데이타(cpudata[32:63])를 해당되는 쓰기번지와, 쓰기제어신호(wen)에 따라 저장한다. 그리고, 함유 룩업 테이블(43)에는 입력 데이타 '64'에서 입력 데이타 '95'까지의 데이타(cpudata[64:95])를 해당된는 쓰기번지와 쓰기제어신호(wen)에 따라 저장한다.

수신 룩업 테이블(41)과 송신 룩업 테이블(42)의 비교 기능은 각 수신 또는 송신 데이타가 입력되면 엠티 제어부(22)로부터 입력된 엠티신호와 CPU 제어부(21)에서 입력된 마스크신호에 의하여 수행되며, 그 결과는 각 입력 데이타에 대한 매칭신호로 출력한다.

여기서 엠티신호는 해당되는 번지 전체에 대한 비교 기능의 결과가 유효한 것인지를 결정하고, 마스크신호는 모든 행(column)의 비트 값이 비교 기능에 사용될 것인지를 결정한다. 그러므모 비교 기능의 결과는 해당되는 번지에 유효한 정보가 등록되어 있고, 마스크된 행(column)의 비트 위치를 매칭 처리한 값을 반영한 것이다.

제5도는 본 발명의 일실시예에 따른 수신 룩업 테이블의 비트메모리 구조도로서, 수신 룩업 테이블의 한 비트 위치의 정보 및 비교 기능 수행의 가장 기본이 되는 구조를 나타낸다.

열(row) 'i'번지와 행(column) 'j'번지의 비트 정보 래치(latch)(51)는 열 'i'번지에 대한 쓰기신호에 의해 모든 행 'j'번지에 입력되는 입력 데이타를 저장하여 수신 룩업 테이블 데이타{i,j}를 출력한다.

배타적 논리합게이트(XOR)(52)는 래치(51)의 출력 수신 룩업 테이블 데이타{i,j}와 각 행에 대하여 동시에 입력되는 행 'j'번지의 수신 데이타를 배타적 논리합하여 그 결과를 출력한다.

논리합게이트(53)는 상기 배타적 논리합게이트(52)의 출력 값과 각 행에 동시에 입력되는 마스크신호{j}를 논리합하여 비트 위치 {i,j}번지의 비교 결과인 매치 데이타{i,j}를 출력한다.

송신 룩업 테이블에 대한 비트 구조도 동일하다.

제6도는 제5도의 비트메모리 구조를 기본으로 구성되는 본 발명의 일실시예에 따른 수신 룩업 테이블의 워드 구조도를 나타낸다.

CPU 제어부(21)에서 입력되는 입력 데이타[31:0]와 마스트신호[31:0], 그리고 외부의 전송로를 통해 입력되는 수신 데이타[31:0]들은 모든 열의 행 'j'번지에 동시에 입력된다.

CPU 제어부(21)에서 입력되는 입력 데이타는 해당되는 쓰기번지와 쓰기제어신호가 동시에 '1'인 경우에 논리곱게이트(61)에 의해 '1'이되어 모든 열의 해당되는 번지의 비트메모리(62)에 저장된다.

열 'i'번지의 비트메모리(62)에서 출력되는 수신 룩업 테이블 데이타는 n개의 다른 워드들의 출력 값과 함께 병렬 신호로 출력된다.

각 비트메모리(62)에서의 수신 데이타에 대한 비교 결과인 매치 데이타는 각 열의 모든 행들을 논리곱하여 하나라도 '0'이 존재하는지를 검사하는 매치 데이타 검출기(63)에 입력된다.

매치데이타 검출기(63)는 열 'i'번지의 등록 여부를 나타내는 엠티신호{i}에 의해 최종 출력인 수신매칭신호{i}를 결정하여 각 열의 비교 결과인 수신매칭신호[n]가 출력된다.

송신 룩업 테이블(42)의 구조도 동일하다.

따라서, 상기와 같이 구성되어 동작하는 본 발명은 CPU 접속 경로, 수신 방향 경로, 송신 방향 경로가 각각 독립적으로 운용되므로 고속의 번지 변환이 가능하여 번지 변환의 신뢰성을 향상시키는 효과가 있다.

이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.

Claims

외부의 제어 장치인 CPU로부터 메로리 등록/해제/등록확인을 위한 데이타와 번지 그리고 제어신호(읽기/쓰기, 칩선택, 번지 스트로브, 데이타 스트로브)를 입력받아 등록을 위한 디코딩된 쓰기번지와, 쓰기제어신호 그리고 등록 데이타를 출력하고, 해제를 위한 해제번지와 해제제어신호를 출력하고, 등록 확인을 위한 읽기번지를 출력하여 저장된 데이타를 입력받아 이를 CPU에 출력하고, 외부의 전송로를 통해 입력된 송수신 데이타와 메모리에 저장된 데이타의 비교 결과에 관계없이 출력되는 송수신 반환 데이타를 제어하기 위한 마스크신호를 출력하는 CPU 제어수단(21); 상기 CPU 제어수단(21)으로부터 디코딩된 쓰기번지와, 쓰기제어신호 그리고 디코딩된 해제번지와 해제제어신호를 입력받고, 외부로부터 리셋신호를 입력받아 메모리에 저장된 등록 데이타의 유효 여부를 나타내는 엠티신호를 출력하는 엠티 제어수단(22); 상기 CPU 제어수단(21)으로부터 입력된 쓰기번지와 쓰지제어신호에 의해 입력되는 등록 데이타를 메모리에 저장하여 송신 룩업테이블 데이타, 수신 룩업테이블 데이타, 함유 데이타를 출력하고, 상기 CPU 제어수단(21)으로부터 마스크신호를 입력받고, 상기 엠티 제어수단(22)으로부터 엠티신호를 입력받아 전송로로부터 입력되는 송수신 데이타와 저장된 송수신 관련 데이타를 비교하여 그 결과인 수신매칭신호와 송신매칭신호를 출력하는 룩업 테이블수단(23); 상기 룩업 테이블수단(23)으로부터 송신 룩업테이블 데이타, 수신 룩업테이블 데이타, 함유 데이타를 입력받아 상기 CPU 제어수단(21)에서 입력된 읽기번지에 해당하는 데이타를 상기 CPU 제어수단(21)으로 출력하는 CPU 읽기선택수단(24); 상기 룩업 테이블수단(23)으로부터 수신매칭신호, 송신 룩업테이블 데이타, 함유데이타를 입력받아 수신반환데이타 및 라우팅 정보를 출력하는 수신반환선택수단(25); 및 상기 룩업 테이블수단(23)으로부터 송신매칭신호와 수신 룩업테이블 데이타를 입력받아 송신반환데이타를 출력하는 송신반환선택수단(26); 을 구비하는 것을 특징으로 하는 양방향 3-포트(port) 내용 번지 메모리(CAM).
제1항에 있어서, 상기 룩업 테이블 수단(23)은, 상기 CPU 제어수단(21)으로부터 쓰기(등록) 데이타, 디코딩된 쓰기번지 및 쓰기제어신호를 입력받아 메모리에 저장하여 수신 룩업테이블 데이타를 출력하고, 외부의 전송로에서 입력되는 수신데이타와 메모리에 저장된 등록 데이타를 비교하여 상기 CPU 제어수단(21)에서 입력된 마스크신호가 마스크되고, 상기 엠티제어수단(22)에서 입력된 엠티신호가 유효정보가 메모리에 저장되었음을 나타내는 번지에 대해 해당되는 송신 메모리의 번지가 표시된 수신매칭신호를 출력하는 수신 룩업 테이블 수단(41); 상기 CPU 제어수단(21)으로부터 쓰기(등록)데이타, 디코딩된 쓰기번지 및 쓰지제어신호를 입력받아 메모리에 저장하여 송신 룩업테이블 데이타를 출력하고, 외부의 전송로에서 입력되는 송신 데이타와 메모리에 저장된 등록 데이타를 비교하여 상기 CPU 제어수단(21)에서 입려된 마스크신호가 마스크되고, 상기 엠티제어수단(22)에서 입력된 엠티신호가 유효정보가 메모리에 저장되었음을 나타내는 번지에 대해 해당되는 수신 메모리의 번지가 표시된 송신매칭신호를 출력하는 송신 룩업 테이블수단(42); 및 상기 CPU 제어수단(21)으로부터 쓰기(등록)데이타, 디코딩된 쓰기번지 및 쓰기제어신호를 입력받아 메모리에 저장하여 수신 방향에 대한 라우팅 정보들과 같은 함유 데이타를 출력하는 함유 룩업 테이블수단(43); 을 구비하는 것을 특징으로 하는 양방향 3-포트 내용 번지 메모리(CAM).
제1항에 있어서, 상기 엠티제어수단(22)은, 상기 CPU 제어수단(21)으로부터 디코딩된 해제번지와 해제제어신호를 입력받아 이를 논리합하여 출력하는 다수개의 논리합(OR)수단(31); 외부로부터 입력된 리셋신호와 상기 논리합수단(31)의 출력을 입력받아 이를 논리곱하여 출력하는 다수개의 제1논리곱(AND)수단(32); 상기 CPU 제어수단(21)으로부터 디코딩된 쓰기번지와 쓰기제어신호를 입력받아 이를 논리곱하여 출력하는 다수개의 제2논리곱수단(33); 및 제1데이타 입력단자(d)에 VCC를 인가받고, 제2데이타 입력 단자(g)에 상기 제2논리곱수단(33)의 출력을 입력받고, 리셋단자(rst)에 상기 제1논리곱수단(32)의 출력을 입력받아 엠티신호를 출력하는 다수개의 래치수단(34)을 구비하는 것을 특징으로 하는 양방향 3-포트 내용 번지 메모리(CAM).
제2항에 있어서, 상기 송수신 룩업 테이블 수단(41,42)은, 상기 CPU 제어수단(21)으로부터 디코딩된 쓰기번지와 쓰기제어신호를 입력받아 이를 논리곱하여 쓰기신호를 해당되는 열(row)의 모든 행(column) 번지에 출력하는 다수개의 논리곱수단(61); 상기 CPU 제어수단(21)으로부터 등록 데이타를 입력받아 상기 논리곱수단(61)의 쓰기신호에 의해 메모리에 저장하여 출력하고, 상기 CPU 제어수단(2)으로부터 입력된 마스크신호에 따라 외부로부터 입력된 송수신 데이타와 메모리에 저장된 데이타를 비교하여 그 결과인 매치 데이타를 출력하는 다수개의 비트저장수단(62); 및 상기 동일 열 번지의 비트저장수단(62)으로부터 매치 데이타를 입력받아 상기 엠티제어수단(22)으로부터 입력된 엠티신호가 유효데이타임을 나타내면 비교 결과인 송수신매칭신호를 출력하는 매치데이타 검출수단(63); 을 구비하는 것을 특징으로 하는 양방향 3-포트 내용 번지 메모리(CAM).
제4항에 있어서, 상기 비트저장수단(62)은, 상기 CPU 제어수단(21)으로부터 입력된 등록 데이타를 쓰기신호에 의해 저장하여 출력하는 래치수단(51); 상기 래치수단(51)의 출력과 외부의 전송로로부터 입력되는 송수신 데이타를 배타적 논리합하여 출력하는 배타적 논리합수단(XOR)(52); 및 상기 배타적 논리합수단(52)의 출력과 상기 CPU 제어수단(21)으로부터 입력된 마스크신호를 논리합하여 비교 결과인 매치데이타를 출력하는 논리합수단(OR)(53); 을 구비하는 것을 특징으로 하는 양방향 3-포트 내용 번지 메모리(CAM).