KR970049598A - 양방항 3-포트 내용 번지 메모리(cam) - Google Patents

양방항 3-포트 내용 번지 메모리(cam) Download PDF

Info

Publication number
KR970049598A
KR970049598A KR1019960019877A KR19960019877A KR970049598A KR 970049598 A KR970049598 A KR 970049598A KR 1019960019877 A KR1019960019877 A KR 1019960019877A KR 19960019877 A KR19960019877 A KR 19960019877A KR 970049598 A KR970049598 A KR 970049598A
Authority
KR
South Korea
Prior art keywords
data
signal
memory
address
outputting
Prior art date
Application number
KR1019960019877A
Other languages
English (en)
Other versions
KR0175615B1 (ko
Inventor
박영호
전종암
김재근
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019960019877A priority Critical patent/KR0175615B1/ko
Publication of KR970049598A publication Critical patent/KR970049598A/ko
Application granted granted Critical
Publication of KR0175615B1 publication Critical patent/KR0175615B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 통신망에서 서로 다른 번지를 사용하는 부망(Sub-network)사이에서 번지 변환이 실시간으로 가능한 3-포트(port) 내용 번지 메모리(Content Addressable Memory; CAM)에 관한 것으로서, 수시로 번지 등록 및 해제가 이루어지며, 고속의 전송로를 사용하는 최근의 통신망 추세하에서 CPU 경로를 데이타의 흐름과 독립적으로 메모리에서 분리시켜 3-포트(port)개념을 도입하고, 액세스 스케줄링 제어를 제거하여 고속의 번지 변환을 가능케 함으로 이에 대한 신뢰성을 높인 3-포트 CAM을 제공하기 위해 메모리의 등록 데이타의 저장, 해제 그리고 확인기능을 수행하기 위한 제어신호를 출력하는 CPU 제어부(21), 메모리에 등록된 데이타의 유효성 여부를 나타내는 엠티신호를 출력하는 엠티 제어부(22), 등록 데이타를 저장하여 출력하고, 외부의 전송로로부터 입력되는 송수신 데이타를 메모리에 저장된 송수신 관련 데이타와 비교하여 그 결과인 매칭신호를 출력하는 룩업 테이블(23), 메모리에 저장된 등록 데이타를 저장하여 읽기 번지에 의해 출력하는 CPU 일기선택부(24), 수신 데이타의 반환 데이타와 라우팅 정보를 출력하는 수신 반환 선택부(25), 송신 데이타의 반환 데이타를 출력하는 송신 반환 선택부(26)를 구비하여 고속의 번지 변환이 가능하고 번지 변환의 신뢰성을 향상시키는 효과가 있다.

Description

양방향 3-포트 내용 번지 메모리(CAM)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 예시도.
제2도는 본 발명의 일실시예에 따른 양방향 3-포트 내용 번지 메모리의 블럭 구성도.
제3도는 본 발명의 일실시예에 따른 엠티 제어부의 세부 구성도.
제4도는 본 발명의 일실시예에 따른 룩업 테이블의 세부 구성도.
제5도는 본 발명의 일실시예에 따른 수신 룩업 테이블의 비트메모리 구조도.
제6도는 본 발명의 일실시예에 따른 수신 룩업 테이블의 워드 구조도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : CPU 제어부 22 : 엠티(empty) 제어부
23 : 룩업 테이블 24 : CPU 일기 선택부
25 : 수신 반환 선택부 26 : 송신 반환 선택부

Claims (5)

  1. 외부의 제어 장치인 CPU로부터 메로리 등록/해제/등록확인을 위한 데이타와 번지 그리고 제어신호(읽기/쓰기, 칩선택, 번지 스트로브, 데이타 스트로브)를 입력받아 등록을 위한 디코딩된 쓰기번지와, 쓰기제어신호 그리고 등록 데이타를 출력하고, 해제를 위한 해제번지와 해제제어신호를 출력하고, 등록 확인을 위한 읽기번지를 출력하여 저장된 데이타를 입력받아 이를 CPU에 출력하고, 외부의 전송로를 통해 입력된 송수신 데이타와 메모리에 저장된 데이타의 비교 결과에 관계없이 출력되는 송수신 반환 데이타를 제어하기 위한 마스크신호를 출력하는 CPU 제어수단(21); 상기 CPU 제어수단(21)으로부터 디코딩된 쓰기번지와, 쓰기제어신호 그리고 디코딩된 해제번지와 해제제어신호를 입력받고, 외부로부터 리셋신호를 입력받아 메모리에 저장된 등록 데이타의 유효 여부를 나타내는 엠티신호를 출력하는 엠티 제어수단(22); 상기 CPU 제어수단(21)으로부터 입력된 쓰기번지와 쓰지제어신호에 의해 입력되는 등록 데이타를 메모리에 저장하여 송신 룩업테이블 데이타, 수신 룩업테이블 데이타, 함유 데이타를 출력하고, 상기 CPU 제어수단(21)으로부터 마스크신호를 입력받고, 상기 엠티 제어수단(22)으로부터 엠티신호를 입력받아 전송로로부터 입력되는 송수신 데이타와 저장된 송수신 관련 데이타를 비교하여 그 결과인 수신매칭신호와 송신매칭신호를 출력하는 룩업 테이블수단(23); 상기 룩업 테이블수단(23)으로부터 송신 룩업테이블 데이타, 수신 룩업테이블 데이타, 함유 데이타를 입력받아 상기 CPU 제어수단(21)에서 입력된 읽기번지에 해당하는 데이타를 상기 CPU 제어수단(21)으로 출력하는 CPU 읽기선택수단(24); 상기 룩업 테이블수단(23)으로부터 수신매칭신호, 송신 룩업테이블 데이타, 함유데이타를 입력받아 수신반환데이타 및 라우팅 정보를 출력하는 수신반환선택수단(25); 및 상기 룩업 테이블수단(23)으로부터 송신매칭신호와 수신 룩업테이블 데이타를 입력받아 송신반환데이타를 출력하는 송신반환선택수단(26); 을 구비하는 것을 특징으로 하는 양방향 3-포트(port) 내용 번지 메모리(CAM).
  2. 제1항에 있어서, 상기 룩업 테이블 수단(23)은, 상기 CPU 제어수단(21)으로부터 쓰기(등록) 데이타, 디코딩된 쓰기번지 및 쓰기제어신호를 입력받아 메모리에 저장하여 수신 룩업테이블 데이타를 출력하고, 외부의 전송로에서 입력되는 수신데이타와 메모리에 저장된 등록 데이타를 비교하여 상기 CPU 제어수단(21)에서 입력된 마스크신호가 마스크되고, 상기 엠티제어수단(22)에서 입력된 엠티신호가 유효정보가 메모리에 저장되었음을 나타내는 번지에 대해 해당되는 송신 메모리의 번지가 표시된 수신매칭신호를 출력하는 수신 룩업 테이블 수단(41); 상기 CPU 제어수단(21)으로부터 쓰기(등록)데이타, 디코딩된 쓰기번지 및 쓰지제어신호를 입력받아 메모리에 저장하여 송신 룩업테이블 데이타를 출력하고, 외부의 전송로에서 입력되는 송신 데이타와 메모리에 저장된 등록 데이타를 비교하여 상기 CPU 제어수단(21)에서 입려된 마스크신호가 마스크되고, 상기 엠티제어수단(22)에서 입력된 엠티신호가 유효정보가 메모리에 저장되었음을 나타내는 번지에 대해 해당되는 수신 메모리의 번지가 표시된 송신매칭신호를 출력하는 송신 룩업 테이블수단(42); 및 상기 CPU 제어수단(21)으로부터 쓰기(등록)데이타, 디코딩된 쓰기번지 및 쓰기제어신호를 입력받아 메모리에 저장하여 수신 방향에 대한 라우팅 정보들과 같은 함유 데이타를 출력하는 함유 룩업 테이블수단(43); 을 구비하는 것을 특징으로 하는 양방향 3-포트 내용 번지 메모리(CAM).
  3. 제1항에 있어서, 상기 엠티제어수단(22)은, 상기 CPU 제어수단(21)으로부터 디코딩된 해제번지와 해제제어신호를 입력받아 이를 논리합하여 출력하는 다수개의 논리합(OR)수단(31); 외부로부터 입력된 리셋신호와 상기 논리합수단(31)의 출력을 입력받아 이를 논리곱하여 출력하는 다수개의 제1논리곱(AND)수단(32); 상기 CPU 제어수단(21)으로부터 디코딩된 쓰기번지와 쓰기제어신호를 입력받아 이를 논리곱하여 출력하는 다수개의 제2논리곱수단(33); 및 제1데이타 입력단자(d)에 VCC를 인가받고, 제2데이타 입력 단자(g)에 상기 제2논리곱수단(33)의 출력을 입력받고, 리셋단자(rst)에 상기 제1논리곱수단(32)의 출력을 입력받아 엠티신호를 출력하는 다수개의 래치수단(34)을 구비하는 것을 특징으로 하는 양방향 3-포트 내용 번지 메모리(CAM).
  4. 제2항에 있어서, 상기 송수신 룩업 테이블 수단(41,42)은, 상기 CPU 제어수단(21)으로부터 디코딩된 쓰기번지와 쓰기제어신호를 입력받아 이를 논리곱하여 쓰기신호를 해당되는 열(row)의 모든 행(column) 번지에 출력하는 다수개의 논리곱수단(61); 상기 CPU 제어수단(21)으로부터 등록 데이타를 입력받아 상기 논리곱수단(61)의 쓰기신호에 의해 메모리에 저장하여 출력하고, 상기 CPU 제어수단(2)으로부터 입력된 마스크신호에 따라 외부로부터 입력된 송수신 데이타와 메모리에 저장된 데이타를 비교하여 그 결과인 매치 데이타를 출력하는 다수개의 비트저장수단(62); 및 상기 동일 열 번지의 비트저장수단(62)으로부터 매치 데이타를 입력받아 상기 엠티제어수단(22)으로부터 입력된 엠티신호가 유효데이타임을 나타내면 비교 결과인 송수신매칭신호를 출력하는 매치데이타 검출수단(63); 을 구비하는 것을 특징으로 하는 양방향 3-포트 내용 번지 메모리(CAM).
  5. 제4항에 있어서, 상기 비트저장수단(62)은, 상기 CPU 제어수단(21)으로부터 입력된 등록 데이타를 쓰기신호에 의해 저장하여 출력하는 래치수단(51); 상기 래치수단(51)의 출력과 외부의 전송로로부터 입력되는 송수신 데이타를 배타적 논리합하여 출력하는 배타적 논리합수단(XOR)(52); 및 상기 배타적 논리합수단(52)의 출력과 상기 CPU 제어수단(21)으로부터 입력된 마스크신호를 논리합하여 비교 결과인 매치데이타를 출력하는 논리합수단(OR)(53); 을 구비하는 것을 특징으로 하는 양방향 3-포트 내용 번지 메모리(CAM).
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960019877A 1995-12-23 1996-06-04 양방항 3-포트 내용 번지 메모리(cam) KR0175615B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960019877A KR0175615B1 (ko) 1995-12-23 1996-06-04 양방항 3-포트 내용 번지 메모리(cam)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR95-55892 1995-12-23
KR19950055892 1995-12-23
KR1019960019877A KR0175615B1 (ko) 1995-12-23 1996-06-04 양방항 3-포트 내용 번지 메모리(cam)

Publications (2)

Publication Number Publication Date
KR970049598A true KR970049598A (ko) 1997-07-29
KR0175615B1 KR0175615B1 (ko) 1999-04-01

Family

ID=19444060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019877A KR0175615B1 (ko) 1995-12-23 1996-06-04 양방항 3-포트 내용 번지 메모리(cam)

Country Status (2)

Country Link
JP (1) JPH09198879A (ko)
KR (1) KR0175615B1 (ko)

Also Published As

Publication number Publication date
JPH09198879A (ja) 1997-07-31
KR0175615B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
KR920006971A (ko) 멀티포오트메모리
KR940018762A (ko) 추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법
KR950035437A (ko) 메모리 어드레스 회로를 구비한 역 수송 프로세서
KR910017300A (ko) 데이타 통신 인터페이스 및 이의 통신 방법
KR970002600A (ko) 집적회로 장치, 디지탈 데이타 처리 및 영상 디스플레이 신호 발생 장치, 프로세서 컴플렉스
US4979166A (en) Multiplexing apparatus
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
KR970049598A (ko) 양방항 3-포트 내용 번지 메모리(cam)
US20060059280A1 (en) Digital programming interface between a baseband processor and an integrated radio-frequency module
US5630063A (en) Data distribution system for multi-processor memories using simultaneous data transfer without processor intervention
US5163049A (en) Method for assuring data-string-consistency independent of software
KR20080013973A (ko) 통신 시스템의 적어도 ２개의 가입자들 간의 통신을 위한방법
US5289426A (en) Dual port memory having address conversion function
KR970031616A (ko) 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR100379293B1 (ko) 프로세서 사이의 통신 인터페이스와 반도체 집적 회로 장치
KR100429185B1 (ko) 패킷라우팅시스템
KR100360472B1 (ko) 컴퓨터시스템의인터럽트확장장치
KR0181485B1 (ko) 데이터 통신용 데이터 버퍼링 장치
KR0151601B1 (ko) 신호 서비스장치 내의 프로세서간 통신장치
KR960032194A (ko) 데이타 송수신장치
GB2229557A (en) Accessing an addressable memory
KR920702117A (ko) 통신 시스템
KR100248151B1 (ko) 범용 리시버/트랜스미터
KR970016994A (ko) 공유 메모리를 통한 프로세서 간의 데이타 통신 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041101

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee