KR960032194A - 데이타 송수신장치 - Google Patents

데이타 송수신장치 Download PDF

Info

Publication number
KR960032194A
KR960032194A KR1019950002133A KR19950002133A KR960032194A KR 960032194 A KR960032194 A KR 960032194A KR 1019950002133 A KR1019950002133 A KR 1019950002133A KR 19950002133 A KR19950002133 A KR 19950002133A KR 960032194 A KR960032194 A KR 960032194A
Authority
KR
South Korea
Prior art keywords
address
data
central processing
selection signal
buses
Prior art date
Application number
KR1019950002133A
Other languages
English (en)
Other versions
KR0167169B1 (ko
Inventor
김창수
Original Assignee
이종수
Lg 산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, Lg 산전 주식회사 filed Critical 이종수
Priority to KR1019950002133A priority Critical patent/KR0167169B1/ko
Publication of KR960032194A publication Critical patent/KR960032194A/ko
Application granted granted Critical
Publication of KR0167169B1 publication Critical patent/KR0167169B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0853—Cache with multiport tag or data arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 데이터 송수신장치에 관한 것으로서, 이는 두 프로세서간의 데이터 송수신에 있어서 각기 다른 어드레스 버스와 데이터 버스를 통해 하나의 메모리영역을 공유토록 하여 처리속도의 향상과 부품수를 줄이고 소비전력을 최소화하도록 한 것이다. 이와 같은 본 발명은 각기 제1, 제2중앙처리장치에서 제공되는 어드레스를 디코딩 하여 칩선택신호로 출력하는 제1, 제2디코딩수단과; 상기 제1, 제2디코딩수단에서 얻어진 칩 선택신호 에 의해 해당 메모리영역을 선택하고 제1, 제2중앙처리장치로부터 제공되는 어드레스와 기록/판독기신호, 어드레스 선택신호 및 클럭에 따라 해당번지 내에 데이터를 동기시켜 저장함과 아울러 그 저장된 데이터를 해당하는 제1, 제2중앙처리장치로 선택하여 제공하는 듀얼포트램으로 이루어짐으로서 달성된다.

Description

데이타 송수신장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 데이터 송수신장치의 구성도

Claims (3)

  1. 제1, 제2중앙처리장치에서 제공되는 어드레스를 디코딩하여 칩선택신호로 출력하는 제1, 제2디코딩수단과; 상기 제1, 제2디코딩수단에서 얻어진 칩선택신호에 의해 해당 메모리영역을 선택하고 제1, 제2중앙처리장치로부터 제공되는 어드레스와 기록/판독신호, 어드레스 선택신호 및 클럭에 따라 해당 번지 내에 데이터를 동기시켜 저장하고 그 저장된 데이터를 대항 제1, 제2중앙처리장치로 선택하여 제공하는 듀얼포트램으로 구성함을 특징으로 한 데이터 송수신장치.
  2. 제1항에 있어서, 제1중앙처리장치와 제2중앙처리장치는 각각 독립된 어드레스버스와 데이터버스를 구비하여 상기 듀얼포트램을 동시에 억세스 하도록 구성된 것을 특징으로 한 데이터 송수신장치.
  3. 제1항 또는 제2항에 있어서, 듀얼포트램은 동일한 메모리를 동시 억세스에 데이터의 충돌을 없애기 위해 세마포어(Semaphore)를 구비한 것을 특징으로 한 데이터 송수신장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950002133A 1995-02-07 1995-02-07 데이타 송수신장치 KR0167169B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950002133A KR0167169B1 (ko) 1995-02-07 1995-02-07 데이타 송수신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950002133A KR0167169B1 (ko) 1995-02-07 1995-02-07 데이타 송수신장치

Publications (2)

Publication Number Publication Date
KR960032194A true KR960032194A (ko) 1996-09-17
KR0167169B1 KR0167169B1 (ko) 1999-01-15

Family

ID=19407742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002133A KR0167169B1 (ko) 1995-02-07 1995-02-07 데이타 송수신장치

Country Status (1)

Country Link
KR (1) KR0167169B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872196B1 (ko) * 2006-11-21 2008-12-09 엠텍비젼 주식회사 메모리 시스템 및 듀얼 포트 메모리의 접근 제어 방법
KR100863541B1 (ko) * 2006-11-21 2008-10-15 엠텍비젼 주식회사 동기 제어 장치를 가지는 듀얼 포트 메모리, 동기 제어장치를 가지는 듀얼 포트 메모리 시스템 및 듀얼 포트메모리 시스템의 동기 제어 방법

Also Published As

Publication number Publication date
KR0167169B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
AU640813B2 (en) A data processing system including a memory controller for direct or interleave memory accessing
KR850003650A (ko) 텔레텍스트류 신호 디코더
KR960025089A (ko) 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법 및 데이타 프로세서
KR960032194A (ko) 데이타 송수신장치
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR100434160B1 (ko) 교환시스템의 데이터 실시간 처리 장치 및 방법
KR100819968B1 (ko) 반도체 메모리 시스템 및 반도체 메모리 칩
KR950023069A (ko) 분산 다중 프로세서 교환기의 프로세서간 통신장치
KR19990049426A (ko) 프로세서 보드간의 메시지 전송장치
KR960039738A (ko) 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치
KR0163140B1 (ko) 일반 sram을 이용한 메모리 공유 회로
RU93052160A (ru) Полупроводниковая память
KR960007835B1 (ko) 다중 프로세서의 공통 메모리 억세스 장치
KR0151240B1 (ko) 전전자 교환기 신호장치내 로컬 메모리 억세스 회로
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
KR960042389A (ko) 버스트 페이지 억세스 장치
KR19990066122A (ko) 공유메모리구현장치
KR970022783A (ko) 멀티플 메모리(Multiple Memory)를 사용한 고속 전송 인터페이스 회로
JPH01234962A (ja) バス制御方式
JPS6429144A (en) Packet switch using ram arbiter
KR980013076A (ko) 데이터 통신용 데이터 버퍼링 장치
KR970049598A (ko) 양방항 3-포트 내용 번지 메모리(cam)
KR920006860A (ko) 멀티프로세스 시스템 아비터지연회로
RU93035650A (ru) Устройство для сопряжения пэвм с периферийными устройствами
KR970029084A (ko) 파이포 형식의 램 및 그 구현 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110711

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee