KR960042389A - 버스트 페이지 억세스 장치 - Google Patents

버스트 페이지 억세스 장치 Download PDF

Info

Publication number
KR960042389A
KR960042389A KR1019950011882A KR19950011882A KR960042389A KR 960042389 A KR960042389 A KR 960042389A KR 1019950011882 A KR1019950011882 A KR 1019950011882A KR 19950011882 A KR19950011882 A KR 19950011882A KR 960042389 A KR960042389 A KR 960042389A
Authority
KR
South Korea
Prior art keywords
address
input
column address
internal
column
Prior art date
Application number
KR1019950011882A
Other languages
English (en)
Other versions
KR0156969B1 (ko
Inventor
오종훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950011882A priority Critical patent/KR0156969B1/ko
Priority to US08/649,764 priority patent/US5793700A/en
Priority to GB9610155A priority patent/GB2300938B/en
Publication of KR960042389A publication Critical patent/KR960042389A/ko
Priority to US08/906,544 priority patent/US6026055A/en
Application granted granted Critical
Publication of KR0156969B1 publication Critical patent/KR0156969B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치에서의 데이터의 연속 억세스 속도를 향상시키고, 아울러 반도체 메모리 장치의 대역폭을신장시킬 수 있는 버스트 페이지 억세스 장치에 관한 것이다. 상기 버스트 페이지 억세스 장치는 로오 어드레스 스트로브신호와 함께 인가되는 어드레스 입력라인으로부터의 로오 어드레스를 디코딩하여 다수의 메모리 셀 어래이들을 선택적으로 구동하는 로오 디코더와, 칼럼 어드레스 스트로브신호화 함께 인가되는 어드레스 입력라인으로 부터의 칼럼 어드레스를 입력하고 상기 입력된 칼럼 어드레스로부터 1씩 증가하는 내부 칼럼 어드레스를 발생하는 내부 어드레스 카운터와, 상기 내부 어드레스 카운터로 부터의 상기 내부 칼럼 어드레스를 디코딩하여 메모리 셀 어래이의 메모리 셀들로 부터의 비트 데이터들중 어느 한 비트 데이터가 선택되도록 멀티플렉서를 제어하는 디코딩 수단을 구비한다.

Description

버스트 페이지 억세스 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 버스트 페이지 억세스 장치의 회로도.

Claims (8)

  1. 다수의 셀 어래이 및 상기 셀 어래이들로 부터의 비트 데이터들을 선택하기 위한 멀티 플렉서를 구비한 메모리 장치에 있어서, 로오 어드레스 스트로브신호와 함께 인가되는 어드레스 입력라인으로 부터의 로오 어드레스를 디코딩하여 상기 다수의 메모리 셀 어래이들을 선택적으로 구동하는 로오 디코딩 수단과, 칼럼 어드레스 스트로브신호와 함께인가되는 어드레스 입력라인으로 부터의 칼럼 어드레스를 입력하고 상기 입력된 칼럼 어드레스로부터 1씩 증가하는 내부칼럼 어드레스를 발생하는 내부 어드레스 발생수단과, 상기 내부 어드레스 발생수단으로 부터의 상기 내부 칼럼 어드레스를 디코딩하여 메모리 셀 어래이의 메모리 셀들로 부터의 비트 데이터들 중 어느 한 비트 데이터가 선택되도록 상기 멀티플렉서를 제어하는 디코딩 수단과, 상기 멀티플렉서로 부터의 상기 선택된 비트 데이터를 외부로 출력하기 위한 출력 수단을 구비한 것을 특징으로 하는 버스트 페이지 억세스 장치.
  2. 제1항에 있어서, 상기 칼럼 디코딩 수단이, 상기 내부 어드레스 발생수단으로 부터의 칼럼 어드레스를 디코딩하여 상기 지정된 메모리 셀 어래이의 메모리 셀 들중 어느 것이 지정되었는가를 검출하는 프리 디코더와, 상기 프리디코더의 출력신호에 의하여 상기 멀티플렉서를 구동하는 칼럼 디코더 어래이와, 상기 프리 디코더 및 상기 칼럼 디코더어래이와의 사이에 접속되어 상기 프리 디코더의 출력신호를 내부 클럭신호에 동기시켜 상기 칼럼 디코더 어래이쪽으로전송하는 제1 동기 수단을 구비하는 것을 특징으로 하는 버스트 페이지 억세스 장치.
  3. 제1항에 있어서, 상기 출력수단이, 상기 멀티플렉서로 부터의 상기 선택된 비트 데이터를 완충하여 외부로전송하는 출력버퍼와, 상기 멀티플렉서 및 상기 출력버퍼의 사이에 접속되어 상기 멀티플렉서로 부터의 출력신호를 상기내부 클럭신호에 동기시켜 상기 출력버퍼쪽으로 전송하는 제2 동기 수단을 구비한 것을 특징으로 하는 버스트 페이지 억세스 장치.
  4. 제3항에 있어서, 상기 출력수단이, 상기 출력버퍼 및 상기 제2 동기 수단의 사이에 접속되어 상기 동기 수단으로 부터의 상기 동기된 비트 데이터를 일시 보관하기 위한 데이터 레지스터를 추가로 구비한 것을 특징으로 하는 버스트 페이지 억세스 장치.
  5. 제1항에 있어서, 상기 어드레스 입력라인 및 상기 내부 어드레스 발생수단의 사이에 접속되어 상기 칼럼어드레스 스트로브 신호에 의하여 상기 어드레스 입력라인으로 부터의 상기 칼럼 어드레스를 입력하고 입력된 칼럼 어드레스를 완충하는 칼럼 어드레스 버퍼를 추가로 구비한 것을 특징으로 하는 버스트 페이지 억세스 장치.
  6. 비트 데이터를 저장하기 위한 다수의 셀 어래이를 구비한 메모리 장치에 있어서, 외부로 부터의 비트 데이터를 입력하기 위한 입력수단과, 상기 입력수단으로 부터의 비트 데이터를 상기 셀 어래이들에 포함된 메모리 셀들쪽으로분배하기 위한 디멀티플렉서와, 로오 어드레스 스트로브신호와 함께 인가되는 어드레스 입력라인으로 부터의 로오 어드레스를 디코딩하여 상기 다수의 메모리 셀 어래이들을 선택적으로 구동하는 로오 디코딩 수단과, 칼럼 어드레스 스트로브신호와 함께 인가되는 어드레스 입력라인으로 부터의 칼럼 어드레스를 입력하고 상기 입력된 칼럼 어드레스로부터 1씩 증가하는 내부 칼럼 어드레스를 발생하는 내부 어드레스 발생수단과, 상기 내부 어드레스 발생수단으로 부터의 상기 내부 칼럼 어드레스를 디코딩하여 메모리 셀 어래이의 어느 한 메모리 셀에만 공급되도록 상기 디멀티플렉서를 제어하는 칼럼 디코딩 수단을 구비한 것을 특징으로 하는 버스트 페이지 억세스 장치.
  7. 제6항에 있어서, 상기 입력수단이, 외부로부터의 비트 데이터를 완충하여 완충된 비트 데이터를 상기 디멀티플렉서쪽으로 전송하는 입력버퍼와, 상기 입력버퍼 및 상기 디멀티플렉서의 사이에 접속되어 상기 입력버퍼로부터의 상기 완충된 비트 데이터를 내부 클럭신호에 동기시켜 상기 디멀티플렉서쪽으로 전송하는 동기 수단을 구비한 것을 특징으로 하는 버스트 페이지 억세스 장치.
  8. 제7항에 있어서, 상기 입력수단이, 상기 입력버퍼 및 상기 동기 수단의 사이에 접속되어 상기 입력버퍼로부터 상기 동기수단에 공급될 상기 완충된 비트 데이터를 일시 보관하는 데이터 레지스터를 추가로 구비한 것을 특징으로하는 버스트 페이지 억세스 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011882A 1995-05-15 1995-05-15 버스트 페이지 억세스 장치 KR0156969B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950011882A KR0156969B1 (ko) 1995-05-15 1995-05-15 버스트 페이지 억세스 장치
US08/649,764 US5793700A (en) 1995-05-15 1996-05-15 Burst page access unit usable in a synchronous DRAM and other semiconductor memory devices
GB9610155A GB2300938B (en) 1995-05-15 1996-05-15 Burst page access unit for semiconductor memory device
US08/906,544 US6026055A (en) 1995-05-15 1997-08-05 Burst page access unit usable in a synchronous DRAM and other semiconductor memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011882A KR0156969B1 (ko) 1995-05-15 1995-05-15 버스트 페이지 억세스 장치

Publications (2)

Publication Number Publication Date
KR960042389A true KR960042389A (ko) 1996-12-21
KR0156969B1 KR0156969B1 (ko) 1998-12-01

Family

ID=19414426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011882A KR0156969B1 (ko) 1995-05-15 1995-05-15 버스트 페이지 억세스 장치

Country Status (3)

Country Link
US (2) US5793700A (ko)
KR (1) KR0156969B1 (ko)
GB (1) GB2300938B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2817679B2 (ja) * 1995-09-20 1998-10-30 日本電気株式会社 半導体メモリ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162234A3 (en) * 1980-07-23 1986-03-19 Nec Corporation Memory device
JPS5727477A (en) * 1980-07-23 1982-02-13 Nec Corp Memory circuit
JPS57117168A (en) * 1981-01-08 1982-07-21 Nec Corp Memory circuit
JPS6072020A (ja) * 1983-09-29 1985-04-24 Nec Corp デュアルポ−トメモリ回路
GB2183374A (en) * 1985-11-23 1987-06-03 Stc Plc Sequential access memory
KR100214435B1 (ko) * 1990-07-25 1999-08-02 사와무라 시코 동기식 버스트 엑세스 메모리
US5530955A (en) * 1991-04-01 1996-06-25 Matsushita Electric Industrial Co., Ltd. Page memory device capable of short cycle access of different pages by a plurality of data processors
US5487049A (en) * 1994-11-23 1996-01-23 Samsung Semiconductor, Inc. Page-in, burst-out FIFO
US5526320A (en) * 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device

Also Published As

Publication number Publication date
GB2300938B (en) 1999-07-07
KR0156969B1 (ko) 1998-12-01
GB9610155D0 (en) 1996-07-24
US6026055A (en) 2000-02-15
US5793700A (en) 1998-08-11
GB2300938A8 (en) 1997-02-17
GB2300938A (en) 1996-11-20

Similar Documents

Publication Publication Date Title
US6459651B1 (en) Semiconductor memory device having data masking pin and memory system including the same
KR100268429B1 (ko) 동기형반도체메모리장치의데이터의입력회로및데이터입력방법
US7230862B2 (en) Semiconductor memory devices and methods of delaying data sampling signal
KR930017026A (ko) 블럭라이트 기능을 갖는 반도체 메모리장치
KR100499623B1 (ko) 내부 명령신호 발생장치 및 그 방법
KR970023385A (ko) 메모리 장치
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR100393465B1 (ko) 반도체 메모리용 계층적 사전 추출
JP2003007052A (ja) 半導体記憶装置およびそれを用いたメモリシステム
KR960042389A (ko) 버스트 페이지 억세스 장치
JP2000195266A (ja) 複数のアドレスバッファとカラムプリデコ―ダとの間で共通アドレスバスラインを利用する半導体メモリ素子
KR20000027378A (ko) 디코딩시의 동작마진 확보를 위한 디코딩 장치 및 그 방법
KR970023387A (ko) 메모리 장치
KR970012718A (ko) 동기 반도체 메모리 장치
KR970049568A (ko) 순차엑세스를 위한 메모리장치
KR100274749B1 (ko) 싱크로너스 메모리
KR970017687A (ko) 공유 페이지 버퍼를 가진 반도체 메모리 장치
KR100328841B1 (ko) 메모리의 칼럼 어드레스 제어 장치
KR980006329A (ko) Dram 반도체 장치
KR970051149A (ko) 이중 워드라인 구조를 갖는 반도체 메모리장치
KR950021585A (ko) 반도체 소자의 워드라인 선택장치
KR970051212A (ko) 메모리의 센스 앰프 구동 제어 회로
KR980004999A (ko) 빠른 데이터 엑세스 기능을 갖는 반도체 메모리 장치
KR960015232A (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR960042370A (ko) 반도체 메모리장치의 블럭라이트 제어회로 및 블럭라이트 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee