KR970049568A - 순차엑세스를 위한 메모리장치 - Google Patents

순차엑세스를 위한 메모리장치 Download PDF

Info

Publication number
KR970049568A
KR970049568A KR1019950051092A KR19950051092A KR970049568A KR 970049568 A KR970049568 A KR 970049568A KR 1019950051092 A KR1019950051092 A KR 1019950051092A KR 19950051092 A KR19950051092 A KR 19950051092A KR 970049568 A KR970049568 A KR 970049568A
Authority
KR
South Korea
Prior art keywords
signal
sequential access
power control
output
output signal
Prior art date
Application number
KR1019950051092A
Other languages
English (en)
Other versions
KR0167294B1 (ko
Inventor
김승호
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950051092A priority Critical patent/KR0167294B1/ko
Priority to US08/766,896 priority patent/US5754489A/en
Priority to DE19652305A priority patent/DE19652305A1/de
Priority to JP8336046A priority patent/JPH09219090A/ja
Publication of KR970049568A publication Critical patent/KR970049568A/ko
Application granted granted Critical
Publication of KR0167294B1 publication Critical patent/KR0167294B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 순차엑세스를 메모리장치에 관한 것으로, 종래에는 순차엑세스메모리들과 연결된 비트라인들의 기생캐피시턴스로 인하여, 데이타가 정확하게 전달되지 않는 단점이 있다. 이러한 종래의 단점을 극복하기 위하여, 본 발명은 순차데이타의 입출력시 서로 다른 레벨의 전원제어신호들을 생성하는 전원제어부를 구비함으로써, 메모리셀어레이와 순차엑세스메모리 또는 순차엑세스메모리들간의 데이타전송을 빠르고 안정하게 수행할 수 있도록 한다.

Description

순차엑세스를 위한 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 포함되는 전원제어부의 상세 회로도.
제5도는 제4도의 상승에지검출부의 상세 회로도.

Claims (8)

  1. 외부로 부터 인가된 어드레스신호를 버퍼링하여, 로우어드레스 및 컬럼어드레스를 출력하는 어드레스버퍼와, 그 어드레스버퍼로 부터 출력된 로우어드레스를 디코딩하여, 원하는 워드라인을 선택하는 로우디코더와, 데이타를 저장하는 복수개의 메모리셀들을 포함하는 메모리셀어레이와, 그 메모리셀어레이의 리드/라이트동작을 제어하기 위한 제어신호들을 출력하는 리드/라이트제어수단과, 그 리드/라이트제어수단으로 부터 출력된 제1 및 제2라이트신호에 따라, 다른 레벨의 제1 및 제2전원제어신호를 각각 생성하는 제1 및 제2전원제어수단과, 상기 제1 및 제2전원제어신호에 따라, 순차데이타를 각각 입출력하고, 복수개의 순차엑세스메모리셀들을 각각 포함하는 제1 및 제2순차엑세스메모리와, 그 제1순차엑세스메모리와 상기 메모리셀어레이간의 데이타전송을 제어하는 제1전송수단과, 상기 제2순차엑세스메모리와 상기 제1순차엑세스메모리간의 데이타전송을 제어하는 제2전송수단과, 상기 어드레스버퍼로 부터 출력된 컬럼어드레스에 따라 생성된 순차어드레스를 디코딩하여, 상기 제2순차엑세스메모리의 순차엑세스메모리셀을 선택하는 순차어드레스디코더와, 비트라인을 거쳐 상기 제2순차엑세스메모리로 입출력된 순차데이타를 버퍼링하는 순차입출력버퍼로 구성된 것을 특징으로 하는 순차엑세스를 위한 메모리장치.
  2. 제1항에 있어서, 상기 제1 및 제2전원제어수단간의 데이타전송시, 상기 제1 및 제2전원제어수단은 서로 소정의 레벨차를 갖는 제1 및 제2전원제어신호를 출력하는 것을 특징으로 하는 순차엑세스를 위한 메모리장치.
  3. 제1항에 있어서, 순차데이타가 리드될 경우, 상기 제1전원제어수단은 상기 제2전원제어수단으로 부터 출력된 제2전원제어신호보다 높은 레벨을 갖는 제1전원제어신호를 출력하는 것을 특징으로 하는 순차엑세스를 위한 메모리장치.
  4. 제1항에 있어서, 순차데이타가 라이트될 경우, 상기 제1전원제어수단은 상기 제2전원제어수단으로 부터 출력된 제2전원제어신호보다 낮은 레벨을 갖는 제1전원제어신호를 출력하는 것을 특징으로 하는 순차엑세스를 위한 메모리장치.
  5. 제1항에 있어서, 상기 제1전원제어수단은 제1라이트신호의 상승에지를 검출하는 상승에지검출수단과, 상기 제1라이트신호를 지연시키는 지연수단과, 그 지연수단의 출력신호를 반전시키는 인버터와, 그 인버터의 출력신호 및 상기 상승에지검출수단의 출력신호를 노아연산하는 노아게이트와, 상기 상승에지검출수단의 출력신호를 입력받는 게이트, 저위전압을 입력받는 소스를 갖는 제1엔모스트랜지스터와, 상기 제1라이트신호를 입력받는 게이트, 고위전압을 입력받는 소스, 상기 엔모스트랜지스터의 드레인과 연결된 드레인을 갖는 피모스트랜지스터와, 상기 노아게이트의 출력신호를 입력받는 게이트, 고위전압을 입력받는 드레인, 상기 제1엔모스트랜지스터의 드레인 및 상기 피모스트랜지스터의 드레인과 공통연결되어 상기 제1전원제어신호를 출력하는 소스를 갖는 제2엔모스트랜지스터로 구성하여 된 것을 특징으로 하는 순차엑세스를 위한 메모리장치.
  6. 제1항에 있어서, 상기 제2전원제어수단은 제2라이트신호의 상승에지를 검출하는 상승에지검출수단과, 상기 제2라이트신호를 지연시키는 지연수단과, 그 지연수단의 출력신호를 반전시키는 인버터와, 그 인버터의 출력신호 및 상기 상승에지검출수단의 출력신호를 노아연산하는 노아게이트와, 상기 상승에지검출수단의 출력신호를 입력받는 게이트, 저위전압을 입력받는 소스를 갖는 제1엔모스트랜지스터와, 상기 제2라이트신호를 입력받는 게이트, 고위전압을 입력받는 소스, 상기 엔모스트랜지스터의 드레인과 연결된 드레인을 갖는 피모스트랜지스터와, 상기 노아게이트의 출력신호를 입력받는 게이트, 고위전압을 입력받는 드레인, 상기 제1엔모스트랜지스터의 드레인 및 상기 피모스트랜지스터의 드레인과 공통연결되어 상기 제2전원제어신호를 출력하는 소스를 갖는 제2엔모스트랜지스터로 구성하여 된 것을 특징으로 하는 순차엑세스를 위한 메모리장치.
  7. 제5항에 있어서, 상기 상승에지검출수단은 상기 제1라이트신호를 지연시키는 지연수단과, 그 지연수단의 출력신호를 반전시키는 제1인버터와, 그 제1인버터의 출력신호 및 상기 제1라이트신호를 낸드연산하는 낸드게이트와, 그 낸드게이트의 출력신호를 반전시키는 제2인버터로 구성하여 된 것을 특징으로 하는 순차엑세스를 위한 메모리장치.
  8. 제6항에 있어서, 상기 상승에지검출수단은 상기 제2라이트신호를 지연시키는 지연수단과, 그 지연수단의 출력신호를 반전시키는 제1인버터와, 그 제1인버터의 출력신호 및 상기 제2라이트신호를 낸드연산하는 낸드게이트와, 그 낸드게이트의 출력신호를 반전시키는 제2인버터로 구성하여 된 것을 특징으로 하는 순차엑세스를 위한 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950051092A 1995-12-16 1995-12-16 순차엑세스를 위한 메모리장치 KR0167294B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950051092A KR0167294B1 (ko) 1995-12-16 1995-12-16 순차엑세스를 위한 메모리장치
US08/766,896 US5754489A (en) 1995-12-16 1996-12-13 Serial access memory apparatus
DE19652305A DE19652305A1 (de) 1995-12-16 1996-12-16 Serienzugriff-Speichervorrichtung
JP8336046A JPH09219090A (ja) 1995-12-16 1996-12-16 順次アクセス用メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051092A KR0167294B1 (ko) 1995-12-16 1995-12-16 순차엑세스를 위한 메모리장치

Publications (2)

Publication Number Publication Date
KR970049568A true KR970049568A (ko) 1997-07-29
KR0167294B1 KR0167294B1 (ko) 1999-01-15

Family

ID=19440841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051092A KR0167294B1 (ko) 1995-12-16 1995-12-16 순차엑세스를 위한 메모리장치

Country Status (4)

Country Link
US (1) US5754489A (ko)
JP (1) JPH09219090A (ko)
KR (1) KR0167294B1 (ko)
DE (1) DE19652305A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072348A (en) * 1997-07-09 2000-06-06 Xilinx, Inc. Programmable power reduction in a clock-distribution circuit
US6323756B1 (en) * 1997-09-02 2001-11-27 Matsushita Electric Industrial Co., Ltd. Data transmitter
US6061418A (en) * 1998-06-22 2000-05-09 Xilinx, Inc. Variable clock divider with selectable duty cycle
KR100597788B1 (ko) * 2004-12-17 2006-07-06 삼성전자주식회사 프로그램 동작 속도를 개선하는 불휘발성 반도체 메모리장치의 페이지 버퍼와 이에 대한 구동방법
KR102458919B1 (ko) * 2021-11-15 2022-10-26 삼성전자주식회사 적응적인 파워 조절을 수행하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377154A (en) * 1992-01-31 1994-12-27 Oki Electric Industry Co., Ltd. Multiple serial-access memory

Also Published As

Publication number Publication date
JPH09219090A (ja) 1997-08-19
US5754489A (en) 1998-05-19
DE19652305A1 (de) 1997-06-19
KR0167294B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US7564728B2 (en) Semiconductor memory device and its driving method
KR100295041B1 (ko) 프리차지제어회로를구비하는반도체장치및프리차지방법
KR920006976A (ko) 반도체 메모리 장치
KR930017022A (ko) 전압, 온도 및 처리 변화에 대해 보상하는 메모리
JP3259764B2 (ja) 半導体記憶装置
KR100311038B1 (ko) 칼럼선택속도가개선된칼럼선택라인구동회로와이를구비한메모리장치및그들의구동방법
KR940005697B1 (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
KR100512934B1 (ko) 반도체 메모리 장치
KR970049588A (ko) 메모리의 데이타 고속 억세스장치
KR100733408B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
KR100326268B1 (ko) 디코딩시의동작마진확보를위한디코딩장치및그방법
KR970049568A (ko) 순차엑세스를 위한 메모리장치
KR890013658A (ko) 반도체기억장치
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
US6301189B1 (en) Apparatus for generating write control signals applicable to double data rate SDRAM
KR100333642B1 (ko) 반도체메모리장치의 고속동작을 위한 로컬데이터버스 프리차지방법
KR980011454A (ko) 라이트 제어회로
KR0141955B1 (ko) 메모리 셀의 비트 라인 풀업 제어 회로
KR970004816B1 (ko) 어드레스 천이 검출 회로를 내장하는 반도체 메모리 장치
KR100714890B1 (ko) 반도체 메모리 장치
KR20010039060A (ko) 플래시 메모리 장치
KR910016006A (ko) Rom 회로
KR970008834A (ko) 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법
US20020008554A1 (en) Apparatus and method for tracking between data and echo clock

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee